[发明专利]一种基于D锁存器实现FPGA中I/O管脚复用的方法

说明书

技术领域

本发明属于计算机技术领域，具体涉及一种基于D锁存器实现FPGA中I/O管脚复用的方法。

背景技术

在使用FPGA设计的电路控制系统中，经常会出现FPGA逻辑资源够用，但I/O管脚数量不够用的情况。由于FPGA的逻辑资源和I/O管脚数量一般呈正相关，若仅为了使用更多的I/O管脚而选用更大容量的FPGA，虽然满足对I/O管脚数量的要求，但同时势必造成FPGA逻辑资源的浪费。考虑到大容量的FPGA价格更加昂贵、供货周期更长，因此，选择大容量的FPGA来解决I/O管脚数量不足的方法会造成产品成本增加和研发周期延长。

现有技术采用IO Expander芯片进行IO扩展，存在如下两个问题：

1、IO Expander芯片价格较为昂贵；

2、其使用I2C接口进行IO扩展，功能较为复杂，不易控制。

发明内容

为了克服上述现有技术的不足，本发明提供一种基于D锁存器实现FPGA中I/O管脚复用的方法，通过基于D锁存器实现FPGA中I/O管脚的复用，避免了因为FPGA管脚不足，二选择价格更为昂贵的FPGA，节约了成本。

为了实现上述发明目的，本发明采取如下技术方案：

本发明提供一种基于D锁存器实现FPGA中I/O管脚复用的方法，所述方法包括以下步骤：

步骤1：将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口；

步骤2：将D锁存器的OE1和OE2时序控制信号都固定为低电平，同时将D锁存器的LE1和LE2时序控制信号连接，并接到FPGA的同一管脚上进行电平控制；

步骤3：将D锁存器的Q输出端接到第二设备的端口；

步骤4：FPGA控制D锁存器、第一设备和第二设备，实现FPGA的I/O管脚的复用。

所述D锁存器为8D锁存器，所述D锁存器的型号为SN74ALVCH162373。

所述第一设备和第二设备均为RAM存储器、DRAM存储器、SDRAM存储器或FLASH存储器。

所述FPGA的型号为A3P1000。

与现有技术相比，本发明的有益效果在于：

本发明采用价格低廉的透明D锁存器，提出一种基于D锁存器实现FPGA中I/O管脚复用的方法，解决了小容量FPGA I/O管脚数量经常不满足设计要求的问题，避免了仅为使用更多的FPGA I/O管脚，而选择价格较为昂贵的大容量FPGA，节约了产品成本，同时也缩减了研发周期。

附图说明

图1是本发明实施例中FPGA中I/O管脚复用原理图。

具体实施方式

下面结合附图对本发明作进一步详细说明。

如图1所示，本发明提供一种基于D锁存器实现FPGA中I/O管脚复用的方法，所述方法包括以下步骤：

步骤1：将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口；

步骤2：将D锁存器的OE1和OE2时序控制信号都固定为低电平，同时将D锁存器的LE1和LE2时序控制信号连接，并接到FPGA的同一管脚上进行电平控制；

步骤3：将D锁存器的Q输出端接到第二设备的端口；

步骤4：FPGA控制D锁存器、第一设备和第二设备，实现FPGA的I/O管脚的复用。

所述FPGA的型号为A3P1000。

所述第一设备和第二设备均为RAM存储器、DRAM存储器、SDRAM存储器或FLASH存储器。

所述D锁存器为8D锁存器，所述D锁存器的型号为SN74ALVCH162373。

控制透明D锁存器SN74ALVCH162373的OE及LE信号电平，即可实现SN74ALVCH162373的相应功能。具体实现时，将OE固定为低电平，只控制LE高低电平，即可实现透明输出或锁存功能。

FPGA的I/O管脚XBUS_AD[0..15]已被其他芯片占用，若系统再外接SRAM芯片IS61WV25616,仅数据和地址线就需占用FPGA 36个I/O管脚，而现有的FPGA不具备如此多数量的空闲I/O管脚。一方面，将XBUS_AD[0..15]接到SRAM的数据端口，另一方面，将XBUS_AD[0..15]接到SN74ALVCH162373的Q端，通过控制LE信号，来产生SRAM所需的地址信号中的16位，另外4位地址线由FPGA直接提供。