[发明专利]埋入式薄膜电阻材料及其制备方法

说明书

技术领域

本发明涉及电子材料与电子元器件技术领域，特别是涉及一种埋入式薄膜电阻材料及其制备方法。

背景技术

电子元器件高性能、小型化的发展趋势，要求印刷电路板单位面积贴装的电子元器件数量不断增加，造成印刷电路板表面积超饱和。与传统分立式电阻相比，埋入式薄膜电阻器件（埋阻）能节省布线距离，减少贴装元器件数量，降低电路板尺寸与重量；能减小信号传输过程中的寄生电感和表面贴装或插件加工中产生的感抗；能提高线路的阻抗匹配能力；能降低信号串扰、噪声和电磁干扰。埋入式薄膜电阻器件可靠性高，电阻值稳定，损耗小。埋入式薄膜电阻器件是把薄膜电阻材料压贴在专用半固化树脂板上，经蚀刻后形成薄膜电阻，然后层压入到印刷电路板内部。

国外现代表性的埋入式薄膜电阻材料有：Ohmega Ply公司采用电镀法生产的NiP埋阻材料，GOULD Electronics公司采用磁控溅射法生产的NiCr，这些材料方阻值公差小，电性能稳定，但方阻值偏小，使用范围有限，各方面性能也还有提升的空间。国内，埋入式薄膜电阻材料多处于研发阶段，还没完全进入产业化。

发明内容

基于此，有必要提供一种能够提高埋入式薄膜电阻器件的电性能稳定性和提高方阻值的埋入式薄膜电阻材料。

一种埋入式薄膜电阻材料，按原子百分比计，包括：

镍50～76%、铬10～18%、碳10～30%和钨0.5～5%。

一种埋入式薄膜电阻材料，包括镍铬碳钨薄膜，所述镍铬碳钨薄膜的元素按原子百分比计，包括镍50～76%、铬10～18%、碳10～30%和钨0.5～5%。

在其中一个实施例中，还包括衬底，所述镍铬碳钨薄膜沉积于所述衬底上。

在其中一个实施例中，所述衬底为低轮廓柔性铜箔。

在其中一个实施例中，所述镍铬碳钨薄膜的厚度为85纳米～200纳米。

一种埋入式薄膜电阻材料的制备方法，包括如下步骤：

提供衬底；及

采用溅射法在所述衬底上形成镍铬碳钨薄膜，得到埋入式薄膜电阻材料，其中，所述镍铬碳钨薄膜的元素按原子百分比计，包括镍50～76%、铬10～18%、碳10～30%和钨0.5～5%。

在其中一个实施例中，所述采用溅射法在所述衬底上形成镍铬碳钨薄膜的步骤后，还包括将所述镍铬碳钨薄膜进行高温退火的步骤。

在其中一个实施例中，所述高温退火的步骤是在保护气体氛围中，于250℃～400℃下退火480秒～720秒。

在其中一个实施例中，所述采用溅射法在所述衬底上形成镍铬碳钨薄膜的步骤是采用镍铬合金靶材、碳靶材和钨靶材，将镍铬、碳和钨溅射至所述衬底上，在所述衬底上沉积镍铬碳钨薄膜。

在其中一个实施例中，所述采用溅射法在所述衬底上形成镍铬碳钨薄膜的步骤中，所述镍铬合金靶材的电流为2～5安，所述碳靶材的电流为1安～1.5安，所述钨靶材的电流为0.1安～0.3安。

在其中一个实施例中，所述采用溅射法在所述衬底上形成镍铬碳钨薄膜的步骤中，在所述衬底上施加30伏～120伏的偏压。

在其中一个实施例中，所述采用溅射法在所述衬底上形成镍铬碳钨薄膜的步骤中，所述衬底旋转，所述旋转的速度为4转/分钟。

上述埋入式薄膜电阻材料，按原子百分比计，包括镍50～76%、铬10～18%、碳10～30%和钨0.5～5%。通过磁控溅射技术把镍、铬、碳和钨原子沉积于铜箔衬底上得到镍铬碳钨薄膜，经实验表明，使用该镍铬碳钨薄膜的埋入式薄膜电阻器件的电性能较稳定，方阻值较高。

附图说明

图1为一实施方式的埋入式薄膜电阻材料的制备方法的流程图；

图2为实施例1的埋入式薄膜电阻材料和对比例1的埋入式薄膜电阻材料的电阻温度系数(TCR)随温度的变化曲线；

图3为实施例2的埋入式薄膜电阻材料和对比例2的埋入式薄膜电阻材料的电阻温度系数(TCR)随温度的变化曲线；

图4为实施例3的埋入式薄膜电阻材料和对比例1的埋入式薄膜电阻材料的电阻温度系数(TCR)随温度的变化曲线；

图5为实施例4的埋入式薄膜电阻材料和对比例2的埋入式薄膜电阻材料的电阻温度系数(TCR)随温度的变化曲线；

图6为实施例1的埋入式薄膜电阻材料和对比例1的埋入式薄膜电阻材料的极化曲线；

图7为实施例2的埋入式薄膜电阻材料和对比例2的埋入式薄膜电阻材料的极化曲线；