[发明专利]与非门电路、显示器背板和显示器

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种与非门电路、显示器背板和显示器。

背景技术

目前制造显示器件背板的工艺有很多种，如a-Si（非晶硅）TFT晶体管（Thin Film Transistor，薄膜场效应晶体管)显示器件，LTPS（Low Temperature Poly-silicon，低温多晶硅）TFT显示器件，Oxide TFT晶体管（氧化物TFT晶体管）显示器件等，a-Si TFT晶体管具有迁移率低和稳定性差的缺点，LTPS TFT晶体管不适于大尺寸面板的制备。氧化物TFT晶体管的I-V转移特性通常为耗尽型，即在氧化物TFT晶体管的栅源电压Vgs为零时，氧化物TFT晶体管仍然导通。

耗尽型TFT晶体管给背板集成的电路设计带来很大难度。与非门是数字电路中常用的逻辑电路，对于两输入与非门，当两个输入信号都为高电平时，输出信号为低电平，当只有一个输入信号为高电平，另一个输入信号为低电平时，输出信号为高电平。如图1所示，常用的与非门电路主要由CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）电路组成，接入输入信号的两个N型晶体管相互串联，同时接入输入信号的两个P型晶体管相互并联。在图1中，A为第一输入信号，B为第二输入信号，Out为输出信号，Vdd标示高电平，Vss标示低电平。CMOS电路具有漏电小，低功耗的优点。由于如氧化物TFT晶体管等薄膜晶体管工艺，通常只有一种类型的TFT晶体管，如N型TFT晶体管，在设计逻辑门时会产生较大的漏电流和静态功耗。

图2为采用N型晶体管的与非门的电路图。在图2中，标号为T1、T2、T3的分别是第一N型晶体管、第二N型晶体管、第三N型晶体管，IN1、IN2分别标示第一输入信号、第二输入信号，OUT标示输出信号，VDD标示高电平，VSS标示低电平；T3形成二极管连接，起到上拉电阻的作用，当IN1和IN2同时为高时，T1和T2同时导通，将OUT拉低；但由于T3是长通，存在由VDD到VSS的直流通路，同时输出低电平由T3与T1、T2的串联电阻分压决定，不能达到VSS；当IN1和IN2中一个为低或者都为低时，T1和T2截止，由于T3为二极管连接，OUT等于VDD-VTH，VTH为T3的阈值电压，此时OUT也不能达到VDD。由上可知，传统的NMOS（N-Mental-Oxide-Semiconductor，n型金属-氧化物-半导体）结构的与非门存在输出不能轨到轨和漏电流大等缺点。

发明内容

本发明的主要目的在于提供一种与非门电路、显示器背板和显示器，使得输入晶体管为耗尽型TFT晶体管时，与非门输出能无损传输，实现与非门输出轨到轨。

为了达到上述目的，本发明提供了一种与非门电路，包括至少两输入晶体管，每个所述输入晶体管的栅极接入一输入信号，第一输入晶体管的第一极和与非门输出端连接，最后一输入晶体管的第二极接入第一电平；除了最后一输入晶体管之外，每一输入晶体管的第二极与下一输入晶体管的第一极连接；

所述与非门电路还包括至少两个上拉模块和至少两输入控制晶体管；

每一所述输入控制晶体管，栅极分别接入一所述输入信号，第一极分别与一所述上拉模块的控制端连接，第二极接入所述第一电平；

每一所述输入晶体管的第一极通过该上拉模块与第二电平输出端连接；

所述输入控制晶体管用于当其栅极接入的输入信号为第二电平时，控制使得与该输入晶体管的第一极连接的上拉模块的控制端的电位为第一电平；

所述至少两个上拉模块，用于当所有的所述输入信号都为第二电平时，断开所述第二电平输出端与所述与非门输出端之间的连接，并用于当所有的所述输入信号不都为第二电平时，导通所述第二电平输出端与所述与非门输出端之间的连接。

实施时，所述至少两输入晶体管和所述至少两输入控制晶体管都为耗尽型NMOS晶体管。

实施时，所述至少两输入晶体管和所述至少两输入控制晶体管都为耗尽型PMOS晶体管。

实施时，所述上拉模块包括第一上拉晶体管、第二上拉晶体管和存储电容，其中，

所述第二上拉晶体管的栅极为该上拉模块的控制端；

所述第一上拉晶体管，栅极与所述第二电平输出端连接，第一极与所述第一上拉晶体管的栅极连接，第二极与所述第二上拉晶体管的栅极连接；

所述第二上拉晶体管，第一极与所述第二电平输出端连接，第二极与所述与非门输出端连接；

所述存储电容，连接于所述第二上拉晶体管的栅极和所述第二上拉晶体管的第二极之间。