[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

输入缓冲器，所述输入缓冲器被配置成接收和缓冲经由与数据输入/输出焊盘电耦接的节点而输入的数据；

数据输入控制单元，所述数据输入控制单元被配置成响应于写入时钟而接收所述输入缓冲器的输出以及将所述输入缓冲器的输出传送至数据输入/输出线；

测试循环控制单元，所述测试循环控制单元被配置成响应于测试模式信号而接收所述数据输入/输出线的信号和测试锁存数据以及将所述数据输入/输出线的信号和测试锁存数据中的一种输出；

数据输出控制单元，所述数据输出控制单元被配置成响应于读取时钟而接收和输出所述测试循环控制单元的输出；

输出反相选择单元，所述输出反相选择单元被配置成接收所述数据输出控制单元的输出信号以及通过将或不将所述数据输出控制单元的输出信号反相来输出所述数据输出控制单元的输出信号；以及

输出缓冲器，所述输出缓冲器被配置成：接收和缓冲所述输出反相选择单元的输出信号，并且将所得的信号输出至将所述数据输入/输出焊盘与所述输入缓冲器电耦接的节点，

其中，当所述测试循环控制单元输出所述数据输入/输出线的信号时，由所述输入缓冲器输入的数据经由所述数据输入控制单元、所述测试循环控制单元、所述数据输出控制单元以及所述输出反相选择单元而被传送至所述输出缓冲器。

2.如权利要求1所述的半导体装置，还包括：

输入反相选择单元，所述输入反相选择单元被配置成响应于第一测试控制信号而通过将或不将所述输入缓冲器的输出信号反相来输出所述输入缓冲器的输出信号；以及

测试数据输入/输出控制单元，所述测试数据输入/输出控制单元被配置成：响应于测试选择信号而锁存从测试数据输入焊盘输入的测试数据且输出所述测试锁存数据，或者锁存所述输入反相选择单元的输出信号并输出所述测试锁存数据。

3.如权利要求2所述的半导体装置，其中，所述输入反相选择单元包括：

第一反相器，所述第一反相器被配置成：接收所述第一测试控制信号，并输出至控制反相器的第二控制端子和通过门的第一控制端子；

所述控制反相器，所述控制反相器包括第一控制端子和输入端子，所述第一控制端子被配置成接收所述第一测试控制信号，所述输入端子被配置成接收所述输入缓冲器的输出信号；

所述通过门，所述通过门包括第二控制端子和输入端子，所述第二控制端子被配置成接收所述第一测试控制信号，所述输入端子被配置成接收所述输入缓冲器的输出信号；以及

第二反相器，所述第二反相器被配置成：接收所述控制反相器和所述通过门的输出，并且将所述输入缓冲器的输出信号输出。

4.如权利要求2所述的半导体装置，其中，所述输出反相选择单元响应于第二测试控制信号而通过将或不将所述数据输出控制单元的输出信号反相来输出所述数据输出控制单元的输出信号。

5.如权利要求2所述的半导体装置，其中，所述测试数据输入/输出控制单元包括：

多路复用器，所述多路复用器被配置成响应于所述测试选择信号而将所述测试数据与所述输入反相选择单元的输出信号中之一输出；以及

触发器，所述触发器被配置成锁存所述多路复用器的输出信号并且输出所述测试锁存数据。

6.如权利要求1所述的半导体装置，还包括：

时钟选择单元，所述时钟选择单元被配置成：响应于所述测试模式信号，在将从测试时钟输入焊盘输入的测试时钟作为所述读取时钟输出的情况下，将所述写入时钟固定成特定电平，并且响应于所述测试模式信号，在将从正常时钟输入焊盘输入的正常时钟作为所述读取时钟输出的情况下，将所述正常时钟作为所述写入时钟输出。

7.如权利要求6所述的半导体装置，其中，所述时钟选择单元包括：

第一多路复用器和第二多路复用器；

所述第一多路复用器被配置成：接收接地电压、所述正常时钟、以及所述测试模式信号，并且输出所述写入时钟；以及

所述第二多路复用器被配置成：接收所述测试时钟、所述正常时钟、所述测试模式信号，并且输出所述读取时钟。