[发明专利]快闪接口错误注入器、注入方法和系统

权利要求书

1.一种用于基于快闪的阵列的寿命终止测试的快闪接口错误注入器，所述错误注入器包括：

比特翻转概率逻辑，其由一个或多个比特翻转概率处理器实现，且被配置用于识别一个或多个要被翻转的比特；以及

多个错误注入逻辑块，其由一个或多个错误注入处理器实现，且被配置用于在所述比特翻转概率逻辑所识别的一个或多个比特中注入错误，所述多个错误注入逻辑块的每一个对应于所述基于快闪的阵列的各自的快闪通道。

2.如权利要求1所述的错误注入器，其中所述多个错误注入逻辑块包括实现异或XOR的数字逻辑门。

3.如权利要求1所述的错误注入器，其中所述比特翻转概率逻辑根据页面编号和块编号识别所述一个或多个比特以影响硬注入。

4.如权利要求1所述的错误注入器，其中所述比特翻转概率逻辑生成所述一个或多个要被翻转的比特作为确定性模式或随机模式。

5.如权利要求1所述的错误注入器，其中所述比特翻转概率逻辑生成所述一个或多个要被翻转的比特作为加权的伪随机模式。

6.如权利要求5所述的错误注入器，其中所述加权的伪随机模式是由对于给定比特数的比特翻转的特定密度和特定分布给出的。

7.如权利要求5所述的错误注入器，其中所述加权的伪随机模式中的比特翻转的概率基于加速因子。

8.如权利要求7所述的错误注入器，其中所述加速因子包括基于通过编程或读取相邻页面而创建的干扰的加速。

9.如权利要求7所述的错误注入器，其中所述加速因子包括基于编程擦除循环的加速。

10.如权利要求7所述的错误注入器，其中所述加速因子包括基于保持数据的加速。

11.一种在基于快闪的阵列的快闪接口注入错误的处理器实现的方法，所述方法包括：

执行比特翻转概率逻辑，其被配置用于识别一个或多个要被翻转的比特；以及

执行多个错误注入逻辑块，以在所述比特翻转概率逻辑所定义的一个或多个比特处注入错误，所述多个错误注入逻辑块的每一个对应于所述基于快闪的阵列的各自的快闪通道。

12.如权利要求11所述的方法，其中执行所述比特翻转概率逻辑包括根据页面编号和块编号识别所述一个或多个比特以影响硬注入。

13.如权利要求11所述的方法，其中执行所述比特翻转概率逻辑包括生成所述一个或多个要被翻转的比特作为确定性模式或随机模式。

14.如权利要求11所述的方法，其中执行所述比特翻转概率逻辑包括生成所述一个或多个要被翻转的比特作为加权的伪随机模式。

15.如权利要求14所述的方法，其中所述生成包括以对于给定比特数的比特翻转的特定密度和特定分布生成所述加权的伪随机模式。

16.如权利要求14所述的方法，其中所述生成包括基于加速因子确定比特翻转的概率。

17.一种在基于快闪的阵列的快闪接口注入错误的系统，所述系统包括：

用于识别一个或多个要被翻转的比特的部件；以及

用于在由识别定义的一个或多个比特处注入错误的部件。

18.如权利要求17所述的系统，其中所述用于识别一个或多个比特的部件包括用于根据所述一个或多个比特的每一个的页面编号和块编号指定地址以影响硬注入的部件。

19.如权利要求17所述的系统，其中所述用于识别一个或多个比特的部件包括用于生成所述一个或多个要被翻转的比特作为确定性模式或随机模式的部件。

20.如权利要求17所述的系统，其中所述用于识别一个或多个比特的部件包括用于生成所述一个或多个要被翻转的比特作为加权的伪随机模式的部件。