[发明专利]快闪接口错误注入器、注入方法和系统

说明书

技术领域

本发明涉及快闪存储器技术，更具体地，涉及寿命终止测试。

背景技术

随着时间的性能衰减是基于快闪的固态驱动器（SSD）技术和所有快闪器件的一个关键问题。这些快闪器件可以是在例如外设组件互连（PCI）卡上。快闪器件具有组织为块内的页面的存储器。当存储器在页面边界被编程（program）时，存储器的擦除发生在块边界。这种长期反复的所谓的编程擦除循环导致了器件的退化。可以由例如嵌入式处理器实现的控制器必须实现诸如错误校正、坏块映射和磨损均衡的恢复功能以缓解随着时间的退化导致的问题。例如，所述控制器可以收回（retire）坏块并用储备（reserve）块替代它们。

测试快闪器件以仿真器件寿命的控制（如，用储备块替代坏块）是保证使用SSD技术或任意快闪器件的系统的正确率和可靠性的重要方面。例如，SSD供应商可能指定SSD可以在一天被满写入10次的情况下使用长达5年。为了设置这样的期望，供应商必须执行器件的寿命测试并确保控制器恢复机制对于规定的寿命是确定的。

发明内容

根据一个实施例，用于基于快闪的器件的寿命终止测试的快闪接口错误注入器包括由一个或多个比特翻转概率处理器实现的比特翻转概率逻辑，其被配置用于识别要被翻转的一个或多个比特；以及由一个或多个错误注入处理器实现的多个错误注入逻辑块，其被配置用于在比特翻转概率逻辑所识别的一个或多个比特中注入错误，所述多个错误注入逻辑块的每一个对应于基于快闪的器件的各自的快闪通道。

根据另一个实施例，在基于快闪的器件的快闪接口处注入错误的处理器实现的方法包括：执行比特翻转概率逻辑，其被配置用于识别一个或多个要被翻转的比特；以及执行多个错误注入逻辑块，以在比特翻转概率逻辑所定义的一个或多个比特处注入错误，所述多个错误注入逻辑块的每一个对应于基于快闪的器件的各自的快闪通道。

根据再一个实施例，非暂时性计算机可读介质中存储了一组指令，当被处理器处理时，所述指令使处理器执行在快闪接口处的错误注入的方法。所述方法包括：识别一个或多个要被翻转的比特；以及在由识别定义的一个或多个比特处注入错误。

额外的特征和优势是通过本发明的技术实现的。本发明的其他实施例和方面在这里被详细说明并被认为是请求保护的发明的一部分。为了更好地理解本发明的优势和特征，参考说明和附图。

附图说明

被视为本发明的主题在说明书所附的权利要求书中被特别地指出和明显地声明。从下面结合附图对实施例的详细描述中，本发明的前述和其他特征和优点将显而易见，其中：

图1是根据实施例的错误注入器的框图；

图2显示了根据实施例的图1的错误注入器的比特翻转概率逻辑块所使用的比特翻转概率表；以及

图3显示了根据不同的实施例执行错误注入涉及的过程。

具体实施方式

快闪器件的寿命测试对于保证用于规定的寿命的恢复机制的适当功能很关键。因此，在快闪存储器产业中需要通过可控制地在读取路径中注入错误来仿效快闪器件寿命的鲁棒的系统和方法。

图1是根据实施例的错误注入器100的框图。所述错误注入器100在控制器10内的快闪阵列接口处操作并在读取路径中注入错误（在主线读取数据路径120中的错误校正逻辑之前）以仿真坏块，如下面详细介绍。根据示例性的实施例，通过每个错误注入逻辑块110内的实现异或（XOR）的数字逻辑门完成给定的读取数据比特上的比特翻转（错误）。错误注入逻辑块110与快闪阵列140的每一个快闪阵列通道130相关联。快闪阵列140可以由一个或多个快闪器件组成。每一个快闪阵列140的通道130可以是例如字节宽的。通过错误注入逻辑块110控制错误注入，可以仿真快闪阵列140经历的磨损的加速。由比特翻转概率逻辑块150确定的错误注入逻辑可以被实现为指定的通道（或多个通道）内的指定比特（或多个比特）上的硬注入。在替代的实施例中，确定性模式或随机模式（pattern）的注入可以由一个或多个错误注入逻辑块110基于比特翻转概率逻辑块150执行。在其他替代的实施例中，如下面参考图2说明的，磨损可以以多种不同的其他方式建模，诸如加权的伪随机模式。比特翻转概率逻辑块150被显示为到各个错误注入逻辑块110的独立的输入块，但在错误注入器100的替代的实现中，它可以是各个错误注入逻辑块110的一部分。图1显示的主线命令数据解码器160充当用于向快闪阵列140写入数据和从快闪阵列140读取数据的用户接口。