[发明专利]主辅栅分立控制U形沟道无掺杂场效应晶体管

说明书

技术领域

本发明属于超大规模集成电路制造领域，具体涉及一种适用于超高集成度集成电路制造的主辅栅分立控制U形沟道无掺杂场效应晶体管结构。

背景技术

集成电路的基本单元MOSFETs晶体管随着尺寸的不断减小，需要在几个纳米的距离内实现多个数量级的浓度差来形成极陡的源极和漏极PN结，这样的浓度梯度对于掺杂和热处理工艺有极高的要求。一种解决此问题的方法是通过在SOI晶圆上制成的无结场效应晶体管。无结场效应晶体管采用多子导通，通过离子注入使器件的源区、漏区和沟道区形成相同类型、相同浓度的杂质分布，由于硅薄膜很薄，以N型器件为例，当栅电极处于低电位时，沟道区的绝大多数电子在栅电场的作用下被耗尽，从而使器件的沟道处于高阻状态。随着栅电极电位的逐渐升高，沟道区的多子耗尽随之逐渐解除，并在界面处形成电子积累，从而使器件的沟道处于低阻状态。因此，这种无需在几个纳米的距离内实现多个数量级的浓度差来形成极陡的源极和漏极PN结，但同样可以实现传统MOSFETs晶体管的开关功能。然而，这种无结场效应晶体管的劣势在于：

1. 为降低源漏电阻，无结场效应晶体管需要很高的掺杂浓度，但过高的掺杂浓度会导致器件沟道区迁移率的明显下降，同时，杂质随机散射会导致器件的可靠性受到严重影响。因此器件的源漏电阻和器件的沟道迁移率之间存在的固有的矛盾关系。

2. 同传统MOSFETs晶体管相类似，当栅电极处于反向偏压时，正偏的漏电极电压和反偏的栅电极电压之间所形成的高电势差使得临近两个电极的硅薄膜区域附近形成强电场，这会导致硅薄膜局部能带的显著弯曲，使能带间的隧穿效应增强，进而导致泄漏电流的产生。

此外，基于平面结构的有结和无结晶体管面临着水平沟道长度物理极限的挑战，对于十几个或几个纳米长的沟道，栅电极对沟道开关的控制力会明显减弱，从而导致器件短沟道效应的增强，使得器件难以实现良好的开关功能。

发明内容

发明目的

为提高基于硅技术的无结场效应晶体管的迁移率，降低普通有结和无结场效应晶体管的泄漏电流以及改善纳米级短沟道长度场效应晶体管的开关功能，本发明提供一种主辅栅分立控制U形沟道无掺杂场效应晶体管的具体结构。

技术方案

本发明是通过以下技术方案来实现的：

一种主辅栅分立控制U形沟道无掺杂场效应晶体管，包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层；其特征在于：SOI晶圆的绝缘层上方为单晶硅凹槽，单晶硅凹槽的凹槽内有对单晶硅凹槽、近源主控栅电极和近漏辅控栅电极之间起相互绝缘作用的栅极绝缘层，单晶硅凹槽两端上方分别为源电极和漏电极，相邻的单晶硅凹槽及源电极和漏电极之间通过绝缘介质层隔离。

近源主控栅电极和近漏辅控栅电极这两个电极为彼此独立控制的电极，且通过栅极绝缘层及绝缘介质层实现彼此绝缘，其中近源主控栅电极位于单晶硅凹槽内临近源电极的一侧，对于单晶硅凹槽的位于源电极下方的垂直和水平沟道部分的电场、电势及载流子分布起控制作用，近漏辅控栅电极位于单晶硅凹槽内临近漏电极的一侧，对于单晶硅凹槽的位于漏电极下方的垂直和水平沟道部分的电场、电势及载流子分布起控制作用，近源主控栅电极和近漏辅控栅电极这两个电极彼此呈相互平行的关系。

所选用的用于形成单晶硅凹槽的SOI晶圆为无掺杂或杂质浓度低于10¹⁶cm^-3的SOI晶圆。

源电极和漏电极分别与单晶硅凹槽的两端上表面接触并形成肖特基势垒。

栅极绝缘层是通过对单晶硅凹槽的内部通过淀积工艺生成的具有高介电常数的绝缘材料介质层，所述的具有高介电常数的绝缘材料介质层为二氧化铪、四氮化三硅或三氧化二铝。

优点及效果

本发明具有如下优点及有益效果：

1.高迁移率：

由于本发明所提出的单晶硅凹槽部分，即器件的沟道部分所采用的材料为无掺杂或杂质浓度低于10¹⁶cm^-3的单晶硅，这使得器件对比于普通掺杂型有结或无结场效应晶体管具有更高的迁移率。

2. 低泄漏电流：