[发明专利]在浮点操作中功率降低的方法

权利要求书

1.一种用于使能在浮点操作中功率降低的计算机实现的方法，所述方法包括：

接收浮点数，包括混合乘加指令的操作数A、操作数B和操作数C，其中所述混合乘加指令表示为所述操作数A乘以所述操作数B加上所述操作数C；

确定所述混合乘加指令针对浮点数不要求遵从精度标准；

通过将所述操作数C的指数与所述操作数A的指数和所述操作数B的指数的和相比较来检查操作数的指数；

基于检查所述操作数的所述指数，生成选通信号用于集成电路，其中所述集成电路配置为实施所述混合乘加指令的操作，并且通过标识所述操作数C的低阶位以及所述操作数A乘以所述操作数B的积的低阶位中的至少一个来生成所述选通信号，在不要求遵从所述精度标准的情况下，所述操作数C的低阶位以及所述操作数A乘以所述操作数B的积的低阶位中的至少一个是不必要的；以及

将所述选通信号发送到所述集成电路以关闭包括在所述集成电路中并与所述操作数C的低阶位以及所述操作数A与所述操作数B的所述积的低阶位中的至少一个相关联的多个逻辑门。

2.一种用于使能在浮点操作中功率降低的运算子系统，所述运算子系统包括检查器设备，所述检查器设备包括逻辑设备，并且所述检查器设备：

接收浮点数，包括混合乘加指令的操作数A、操作数B和操作数C，其中所述混合乘加指令表示为所述操作数A乘以所述操作数B加上所述操作数C；

确定所述混合乘加指令针对浮点数不要求遵从精度标准；

通过将所述操作数C的指数与所述操作数A的指数和所述操作数B的指数的和相比较来检查操作数的指数；

基于检查所述操作数的所述指数，生成选通信号用于集成电路，其中所述集成电路配置为实施所述混合乘加指令的操作，并且通过标识所述操作数C的低阶位以及所述操作数A乘以所述操作数B的积的低阶位中的至少一个来生成所述选通信号，在不要求遵从所述精度标准的情况下，所述操作数C的低阶位以及所述操作数A乘以所述操作数B的积的低阶位中的至少一个是不必要的；以及

将所述选通信号发送到所述集成电路以关闭包括在所述集成电路中并与所述操作数C的低阶位以及所述操作数A与所述操作数B的所述积的低阶位中的至少一个相关联的多个逻辑门。

3.根据权利要求2所述的运算子系统，进一步包括混合乘加设备，其配置为：

经由所述选通信号关闭包括在所述集成电路中的所述多个逻辑门；以及

实施与所述指令相关联的一个或多个操作而不考虑遵从所述精度标准。

4.根据权利要求2所述的运算子系统，其中所述精度标准包括电气和电子工程师协会(IEEE)754、IEEE 754-1985、IEEE 854-1987和IEEE 754-2008中的至少一个。

5.根据权利要求2所述的运算子系统，其中确定所述混合乘加指令不要求遵从所述精度标准包括接收用于所述混合乘加指令的操作模式，所述操作模式与以下各项中的至少一个相关联：

接收自用户输入设备的手动超控；

指示所述混合乘加指令不要求遵从所述精度标准的编译器通信；以及

指示应用不要求遵从所述精度标准的应用通信。

6.根据权利要求2所述的运算子系统，其中确定所述混合乘加指令不要求遵从所述精度标准与要求小于所述精度标准的图形渲染的特定应用相关联。

7.根据权利要求2所述的运算子系统，进一步包括混合乘加设备，所述混合乘加设备配置为通过使用基于一个或多个部分积的乘法器阵列将所述操作数A乘以所述操作数B，并且其中所述检查器设备进一步配置为标识所述部分积的低阶位和所述部分积的高阶位，并且其中所述混合乘加设备进一步配置为断开所述部分积的所述低阶位的触发器。

8.根据权利要求2所述的运算子系统，其中所述检查器设备进一步配置为通过由确定所述操作数C的指数极大于所述操作数A的指数和所述操作数B的指数的和来检查操作数的指数而生成所述选通信号，并且其中所述运算子系统进一步包括混合乘加设备，所述混合乘加设备配置为断开所述集成电路的配置为将所述操作数A乘以所述操作数B的触发器。

9.根据权利要求2所述的运算子系统，其中所述检查器设备进一步配置为通过检查操作数的指数生成所述选通信号，并且其中检查操作数的指数包括确定操作数C的指数极小于操作数A的指数加上操作数B的指数的和，并且其中所述运算子系统进一步包括混合乘加设备，所述混合乘加设备配置为断开所述集成电路的配置为加上所述操作数C的触发器。