[发明专利]在浮点操作中功率降低的方法

说明书

技术领域

本发明总地涉及集成电路，并且，更具体地，涉及用于在集成电路的浮点操作中降低功率的方法。

背景技术

计算机中的处理器典型地配置为针对应用实行浮点操作。例如，常规计算机系统可包括中央处理单元（CPU）或配置为实行浮点操作的图形处理单元（GPU）。浮点是计算机以可支持大范围的值的方式表示实数的方式。

术语浮点是指十进制小数点（或二进制小数点）可“浮动”的事实。例如，处理器可将十进制小数点相对于数的有效数位（digit）置于任何位置。在浮点数的内部表示中该位置被单独指示。因此，浮点表示法可被认为是科学计数法的计算机实现。若干年来，计算机工程师已在计算机中使用多种浮点表示法。自1990年以来，最常见的表示法是由电气和电子工程师协会（IEEE）754标准所定义的表示法。

实行浮点操作的处理器典型地必须遵从IEEE754标准中的标准。在高性能计算中，完全的IEEE精度和舍入遵从是必要的。不幸的是，这类支持在集成电路上的面积和功耗两方面均伴随成本。当实施的计算不要求由标准所阐述的精度和舍入遵从时该成本尤其是额外的负担。

如前所示，本领域中所需要的是在计算机系统中实施浮点操作的更高效的方法。

发明内容

本技术的一个实现方案包括用于使能在浮点操作中功率降低的方法。方法包括接收浮点数，包括混合乘加（fused multiply-add）指令的操作数A、操作数B和操作数C，其中混合乘加指令表示为操作数A乘以操作数B加上操作数C；确定混合乘加指令针对浮点数不要求遵从精度标准；生成选通信号（gating signal）用于集成电路，集成电路配置为通过标识操作数C的低阶位并且标识操作数A乘以操作数B的积的低阶位来实施混合乘加指令的操作；以及将选通信号发送到集成电路以关闭包括在集成电路中的多个逻辑门。

有利地，当实施浮点操作时系统使得能够在精度和功率节省之间做出数个不同的中间权衡点。权衡点基于为了节省能量而浮点数的低阶位可被忽略的程度，否则该能量将被支出以完全地计算低阶位。在一个实现方案中，权衡点基于混合乘加（FMA）指令的操作数的指数中的相对差。通过使用部分精度，系统在集成电路中的触发器当中经历较少切换并因此以降低的功率进行操作。

附图说明

因此，可以详细地理解本发明的上述特征，并且可以参考实现方案得到对如上面所简要概括的本发明更具体的描述，其中一些实现方案在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实现方案，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实现方案。

图1是示出配置为实现本发明的一个或多个方面的计算机系统的框图。

图2是根据本发明的一个实施例的、示出并行处理子系统的框图。

图3是根据本发明的一个实施例的、示范性浮点数的示图。

图4是根据本发明的一个实施例的、示范性混合乘加（FMA）指令的示意图。

图5是根据本发明的一个实施例的、另一示范性FMA指令的示意图。

图6是根据本发明的一个实施例的、又一示范性FMA指令的示意图。

图7是根据本发明的一个实施例的、示范性乘法器阵列的示意图。

图8是根据本发明的一个实施例的、图2的运算子系统的示意图。

图9是根据本发明的一个实施例的、用于使能在浮点操作中降低功率的方法步骤的流程图。

具体实施方式

在下面的描述中，将阐述大量的具体细节以提供对本发明更透彻的理解。然而，本领域的技术人员应该清楚，本发明可以在没有一个或多个这些具体细节的情况下得以实施。在其他实例中，未描述公知特征以避免对本发明造成混淆。

系统概述