[发明专利]一种用于电机驱动芯片的电流检测电路

权利要求书

1.一种用于电机驱动芯片的电流检测电路，其特征在于，所述电流检测电路采用一个比较器完成，所述比较器负相输入为电机电阻的端电压（V_sense），所述比较器的正相输入为基准电压（V_ref）或直接接地的“0”电压；

所述比较器包括若干电阻、若干MOS管、若干电感、基准电路、差分比较器和共射级放大器；在所述MOS管（M7）的栅极和所述MOS管（M9）的栅极引入了使能信号（EN）；所述使能信号（EN）的电平受电机电流的情况控制；

所述基准电路包括MOS管（M1）、电阻（R1）和晶体管（Q1），所述基准电路用于产生恒定电压（V_B）；

所述差分比较器包括晶体管（Q2）、晶体管（Q3）、晶体管（Q4）、晶体管（Q5）、晶体管（Q6）、晶体管（Q7）、MOS管（M3）、MOS管（M4）和MOS管（M5），并且采用共集共射输入；所述电机电阻的端电压（V_sense）通过所述晶体管（Q2）的基极输入到所述比较器中，所述基准电压（V_ref）或所述“0”电压通过所述晶体管（Q7）的基极输入到所述比较器；

所述共射级放大器包括MOS管（M6）和晶体管（Q8）；

所述MOS管（M6）的源极和所述晶体管（Q8）的发射极之间输出信号（out），所述输出信号（out）的电平受所述差分比较器和所述共射级放大器控制。

2.如权利要求1所述的一种用于电机驱动芯片的电流检测电路，其中，所述基准电路的所述MOS管（M1）的源极与电源（V_DD）相连，漏极通过所述电阻（R1）与所述晶体管（Q1）的集电极相连；所述晶体管（Q1）的发射极与地（GND）相连，基极与所述MOS管（M1）的漏极相连。

3.如权利要求1所述的一种用于电机驱动芯片的电流检测电路，其中，所述差分比较器中，所述晶体管（Q2）的集电极、所述晶体管（Q5）的发射极、所述晶体管（Q6）的发射极和所述晶体管（Q7）的集电极与所述地（GND）连接；所述晶体管（Q2）的基极与所述晶体管（Q9）的发射极通过所述电感连接，发射极与所述晶体管（Q3）的基极连接；所述晶体管（Q3）的发射极通过所述MOS管（M4）与所述电源（V_DD）连接，集电极与所述晶体管（Q5）的集电极连接；所述晶体管（Q5）的基极分别与所述晶体管（Q3）的集电极和所述晶体管（Q6）的基极连接；所述晶体管（Q6）的集电极与所述晶体管（Q4）的集电极相连；所述晶体管（Q4）的发射极通过所述MOS管（M4）与所述电源（V_DD）连接，基极与所述晶体管（Q7）的发射极连接；

所述MOS管（M3）的源极、所述MOS管（M4）的源极和所述MOS管（M5）的源极与所述电源（V_DD）相连；所述MOS管（M3）的漏极与所述晶体管（Q3）的基极连接；所述MOS管（M4）的漏极分别于所述晶体管（Q3）和所述晶体管（Q4）的发射极连接；所述MOS管（M5）的漏极与所述晶体管（Q4）的基极连接。

4.如权利要求1所述的一种用于电机驱动芯片的电流检测电路，其中，所述共射级放大器中，所述MOS管（M6）的漏极与所述晶体管（Q8）的集电极连接，源极与所述电源（V_DD）相连；所述晶体管（Q8）的发射极与所述地（GND）连接，基极与所述晶体管（Q4）的集电极和所述晶体管（Q6）的集电极连接。

5.如权利要求1所述的一种用于电机驱动芯片的电流检测电路，其中，所述比较器中，所述MOS管（M1）、所述MOS管（M2）、所述MOS管（M3）、所述MOS管（M4）、所述MOS管（M5）和所述MOS管（M6）的栅极连接在一起。

6.如权利要求1所述的一种用于电机驱动芯片的电流检测电路，其中，所述MOS管（M9）的栅极的所述使能信号（EN）根据电机电流的情况选择将所述基准信号（V_ref）或所述“0”电压作为输入信号输入到所述电流检测电路。

7.如权利要求1所述的一种用于电机驱动芯片的电流检测电路，其中，所述使能信号（EN）根据电机电流的情况驱动所述MOS管（M7），并在所述MOS管（M7）导通时，所述电机电阻的端电压（V_sense）受所述恒定电压（V_B）钳位。