[发明专利]通过时钟信号速率调整的信号流控制

说明书

本申请要求于2012年10月9日提交的美国专利申请NO.13／648,146的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及电子器件，并且更特别地涉及具有信号发送电路和信号接收电路的电子器件。

背景技术

信号发送和接收是电子器件内的电路之间以及不同电子器件内的电路之间进行通信的基础。例如，涉及线路协议的系统如Ethernet或Interlaken可以被用于从一个电子器件向另一电子器件发送信息，而由电子器件执行的算法操作可能涉及电子器件上的各种处理级之间的信息流。在这两种情形下，频繁发生如下情况，即信号接收电路一时没有准备好接受附加数据并且需要将该信息传送给信号发送电路，以使其临时暂停新数据的发送。

常规体系架构已经通过向信号发送电路广播保持指令来解决这一问题。然后信号发送电路将信号发送每次保持多个离散时钟周期。例如，可以通过中断时钟信号而完全禁能信号发送。通过将未使用的数据周期引入所发送的信号中，其他体系架构可以选择继续发送数据并处理来自接收电路的暂停请求。由于多种原因，这是有问题的。例如，在正确的时间发送电路失效而导致停止发送数据是错误行为的共同起源。如果信号发送中断发生太迟，则接收电路可能在其并未准备好时接收数据，实际上导致数据损失。作为替代，如果信号发送中断发生太早，则接收电路可能接收并处理无效数据，实际上导致接收电路中的错误行为。

也可能发生这样的情况，即信号接收电路处理进入的数据快于发送电路发送数据。然后信号接收电路将会空闲直至新数据被信号发送电路发送。

发明内容

一种电子器件可以包括基于时钟信号生成信号的第一电路。该电子器件可以包括从该第一电路接收信号并生成指示其当前处理能力的状态信号的第二电路。该电子器件可以包括从该第二电路接收状态信号并且基于所接收的状态信号调整该第一电路的时钟信号的控制电路。可以使用可编程的或专用的互连资源来分配该时钟信号。

应当理解本发明能通过多种方式实施，例如作为处理方法、装置、系统、器件、计算机可读介质上的指令或上述各项的任何期望组合。本发明的若干创造性实施例在下文描述。

如果需要，上述电子器件可以包括从控制电路接收控制信号并生成经调整的时钟信号的可调整时钟信号发生电路。

该可调整时钟信号发生电路可以使用可编程锁相环(PLL)电路或可编程延迟锁相环(DLL)电路(作为示例)。如果需要，可以使用多个固定速率时钟信号和用于选择合适的时钟信号的多路复用器或者选择性地禁能时钟信号的使能电路。

本发明的进一步特征、其特性和各种优点将从附图和优选实施例的以下详细说明体现得更明显。

附图说明

图1是根据本发明实施例的互连器件的说明性系统的示意图。

图2是根据本发明实施例的互连集成电路的说明性示意图。

图3是根据本发明实施例的说明性可编程集成电路如可编程逻辑器件的示意图。

图4是根据本发明实施例的具有多个处理级和可调整时钟发生电路的说明性系统的示意图。

图5是根据本发明实施例的具有可配置为使能和禁能时钟信号的使能电路的说明性可调整时钟发生电路的示意图。

图6是根据本发明实施例的具有可配置为选择期望的时钟信号的多路复用电路的说明性可调整时钟发生电路的示意图。

图7是根据本发明实施例的具有可配置为生成可调整时钟信号的可编程锁相环电路的说明性可调整时钟发生电路的示意图。

图8是根据本发明实施例的具有用于根据控制电路的引导来调整它们的时钟信号的可调整时钟发生电路的说明性数据发送和数据接收电路的示意图。

图9是根据本发明实施例的用于解释响应于接收的状态信号而调整时钟信号的简化流程图。

具体实施方式

电子器件或系统可以包括信号发送电路和信号接收电路。当信号接收电路接近或超出其处理能力的上限或下限时，可能期望信号接收电路能够将关于当前状态的信息传回到信号发送电路，从而信号发送电路可以相应地调整信号发送速率。例如，信号发送电路可以以增加的或减少的数据发送速率发送新数据。

响应于接收到这样的信息，可能期望信号发送电路加速、减速或中断信号发送。例如，数据发送速率可以被增加或减少至适应信号接收电路的当前处理能力。类似地，可能期望信号接收电路加速、减速或中断其信号处理操作。