[发明专利]一种应用于半浮栅存储单元的电流型灵敏放大器电路

权利要求书

1.一种应用于半浮栅存储单元的电流型灵敏放大器电路，其特征在于：包括钳位位线灵敏放大电路以及读取和写回电路，所述读取和写回电路由级联的第一电压转化电路和第二电压转换电路构成，所述第一电压转化电路的第一输出端（b端）和第二输出端（b^*端）分别接所述第二电压转化电路的第一输入端（c端）和第二输入端（c^*端）；

所述钳位位线灵敏放大电路的第三输出端（f端）和第四输出端（f^*端）分别接所述第一电压转化电路的第三输入端（a端）和第四输入端（a^*端），所述第二电压转化电路的第五输出端（d端）和第六输出端（d^*端）接所述半浮栅存储单元阵列的位线。

2.根据权利要求1所述的电流型灵敏放大器电路，其特征在于：所述第一电压转化电路包括交叉耦合的第一MOS管（M13）和第二MOS管（M14），以及第一输入MOS管（M15）和第二输入MOS管（M16），所述第一MOS管（M13）和第二MOS管（M14）的源极或漏极通过第三MOS管（M12）接第一参考电平（VCC），所述第三MOS管（M12）的栅极接第一控制信号(WRB3)，所述第一输入MOS管（M15）和第二输入MOS管（M16）的源极或漏极通过第四MOS管（M17）接地，所述第四MOS管（M17）的栅极接第二控制信号(WRB4)。

3.根据权利要求1所述的电流型灵敏放大器电路，其特征在于：所述第二电压转化电路包括交叉耦合的第五MOS管（M21）和第六MOS管（M22），以及第三输入MOS管（M19）和第四输入MOS管（M20），所述第五MOS管（M21）和第六MOS管（M22）的源极或漏极通过第七MOS管（M23）接第二参考电平（VSS），所述第七MOS管（M23）的栅极接第三控制信号(WRB5)，所述第三输入MOS管（M19）和第四输入MOS管（M20）的源极或漏极通过第八MOS管（M18）接第一参考电平（VCC），所述第八MOS管（M18）的栅极接第四控制信号(WRB6)。

4.根据权利要求1所述的电流型灵敏放大器电路，其特征在于：还包括预充电电路，所述预充电电路包括第九MOS管（M1），所述第九MOS管（M1）的栅极接预充电控制信号（HOLD）, 所述第九MOS管（M1）的源极或漏极接预充电参考电平（V1），相应地，所述第九MOS管（M1）的漏极或源极接所述半浮栅存储单元阵列的位线。

5.根据权利要求1所述的电流型灵敏放大器电路，其特征在于：还包括一个信号控制开关，所述信号控制开关包括第十MOS管（M2），所述第十MOS管（M2）的栅极接第五控制信号（SENSE）, 所述第十MOS管（M2）的源极或漏极接所述半浮栅存储单元阵列的位线，相应地，所述第十MOS管（M2）的漏极或源极接所述钳位位线灵敏放大电路的第五输入端（e端）。

6.根据权利要求1所述的电流型灵敏放大器电路，其特征在于：所述钳位位线灵敏放大电路包括强制写“1”电路和强制写“0”电路，所述强制写“1”电路包括第十一MOS管（M25），其栅极接第六控制信号（Write1），其源极或漏极接所述钳位位线灵敏放大电路的第五输入端（e端），相应地，其漏极或源极接第四参考电平（VSS2）；所述强制写“0”电路包括第十二MOS管（M26），其栅极接第七控制信号（Write0），其源极或漏极接所述钳位位线放大电路的第六输入端（e^*端），相应地，其漏极或源极接第四参考电平（VSS2）。