[发明专利]三维存储器阵列的串选择线及其制作方法

权利要求书

1.一种三维存储器阵列的串选择线的制作方法，包括：

提供介电基底，该介电基底上已形成了叠层和硬掩模层，其中该叠层包括交替堆栈的多个介电层和多个第一导电层，且具有暴露出该介电基底的两个第一开口，该叠层位于这些第一开口之间的部分用以形成串选择线；该硬掩模层覆盖该叠层且具有第二开口，该第二开口位于这些第一开口上方且暴露该叠层的该部分；

进行热处理以在该叠层的该部分的侧壁上形成氧化层；

在这些第一开口和该第二开口中形成第二导电层，该第二导电层和该氧化层接触；以及

移除部分该叠层、部分该硬掩模层和部分该第二导电层，以形成串选择线和位线图案，其中该串选择线包括该叠层的该部分以及包覆该叠层的该部分的该第二导电层。

2.根据权利要求1所述的三维存储器阵列的串选择线的制作方法，其中在该叠层的该部分的侧壁上形成氧化层的方法包括：

在该叠层的该部分中的这些第一导电层的侧壁上形成氧化层。

3.根据权利要求1所述的三维存储器阵列的串选择线的制作方法，其中该叠层的最上层为该介电层。

4.根据权利要求1所述的三维存储器阵列的串选择线的制作方法，其中该第二开口包括形状相同的第一部分和第二部分，以及连接该第一部分和该第二部分且暴露出该叠层的第三部分，该第一部分和该第二部分的形状分别和每一第一开口相同。

5.根据权利要求1所述的三维存储器阵列的串选择线的制作方法，其中移除部分该叠层的方法是干式刻蚀法，且该干式刻蚀法对这些介电层和这些第一导电层不具选择性。

6.根据权利要求1所述的三维存储器阵列的串选择线的制作方法，其中该第二开口的形成方法包括：

在该介电基底上依序形成全面覆盖该介电基底的堆栈材料层和硬掩模材料层；

在该堆栈材料层和该硬掩模材料层中形成两个第三开口以形成具有这些第一开口的该叠层；以及

移除这些第三开口之间的该硬掩模材料层以形成具有该第二开口的该硬掩模层。

7.根据权利要求6所述的三维存储器阵列的串选择线的制作方法，其中移除这些第三开口之间的该硬掩模材料层的方法包括：

在该介电基底上形成填满这些第三开口且覆盖该硬掩模材料层的材料层；

在该材料层上形成图案化光刻胶层；

以该图案化光刻胶层为掩模，移除部分该材料层以及这些第三开口之间的该硬掩模材料层；以及

移除剩余的该材料层。

8.根据权利要求7所述的三维存储器阵列的串选择线的制作方法，其中该材料层包括有机介电材料层和富硅聚合物层，该有机介电材料层填满这些第三开口，该富硅聚合物层全面覆盖该介电基底。

9.一种三维存储器阵列的串选择线，包括

介电基底；

串选择线结构，位于该介电基底上，该串选择线结构包括交替堆栈的多个介电层和多个第一导电层；

第二导电层，覆盖该串选择线结构的侧壁和顶部；以及

氧化层，位于这些第一导电层和该第二导电层之间，且与这些第一导电层和该第二导电层接触。

10.根据权利要求9的三维存储器阵列的串选择线，其中该串选择线结构的最上层为该介电层。