[发明专利]包括交替的源极和漏极区域以及相应的源极和漏极金属带的半导体器件

说明书

相关申请的交叉引用 

本申请要求2012年11月30日提交的名称为“Metal Oxide Semiconductor Device and Method of Forming the Same; 

Three-Dimensional Decoupled Package for Highly Distributed LDMOS Power Switches for Use in Switch-Mode DC-DC Power Converters; 

Three-Dimensional Mixed Pillar Routing for Highly Distributed LDMOS Power Switches for Use in Switch-Mode Power Converters; 

Semiconductor Device Formed with Plural Metallic Layers”的美国临时申请No.61/732,208的权益，该申请在此通过引用整体并入本文。 

技术领域

本发明总体涉及半导体器件，并且更具体而言涉及金属氧化物半导体器件及其形成方法。 

背景技术

可以在定制的高速横向扩散金属氧化物半导体（“LDMOS”）工艺中在硅晶片上制作横向功率开关/晶体管。横向功率开关由大量单元形成，其中允许在晶片顶部侧上路由进入和离开器件端子。与传统竖直和沟槽型器件不同，通常不采用背侧路由。此外，在使用深亚微米光刻技术时，单元的节距（或半节距）降至5微米（μm）以下，这使得源极和漏极金属化更为紧凑，其中较少空间可用于耦合至上层金属接触。上侧金属接触路由至位于半导体封装的外围处的外部封装管脚。这种难处转化为两个不利挑战。 

第一个挑战是降低的金属宽度，这导致在开关的高电流漏极和 源极端子与外部封装管脚之间的增加的电阻。第二个挑战是较大量的开关漏极和源极金属交叠，这导致增加的通常称为“Coss”的开关输出电容。 

在信号或数字应用中，尺寸减小并不妨碍路由。然而，如果应用是功率管理器件，则开关的分段则理想地以非常低的阻抗路由至外部管脚，并且也具有从共同参考点测量的相同阻抗。这一状况难于实现，这是因为单元的内部部分距离外围比单元的外围部分距离外围更远，从而导致去往外部封装管脚的内部连接的电压和功率损耗，如上述两个挑战所反映的那样。 

当源极、漏极和栅极线在电学上远离其相应单点输入信号生成器时，出现分布式传输线问题。在没有补救措施的情形下，在电学上长的连接实际上变成延迟线，这导致在接通或断开异常大精细节距开关方面的问题。效果是从传输线的一端去往另一端地从输入信号生成器传播至有效电流宿的逐渐和缓慢接通（或断开）行为，从而导致在横向功率开关的一些部分断开时其它一些部分仍保持接通，或与之相反。这导致对测量功率开关的潜在地破坏状况（称为“射穿”（shoot through）），这是因为该情况使得电源轨瞬间短路至局部电路接地，从而导致潜在的破坏电流。典型地，在电路设计中通过减缓驱动电路接通或断开这类开关的速度来消除这类问题。虽然这一方案可行，但使得利用深亚微米的高速LDMOS器件的目的破灭。因此，用于大的深亚微米开关的工艺高速互连配置和用于形成这类开关的对应工艺将是有益的。 

相应地，本领域需要的是克服本领域中切换速度、布局缺陷以及开关器件结构限制的包括开关（例如LDMOS器件）的半导体器件及其形成方法。此外，需要一种可以高速切换并且能够用于构造功率变换器或其一部分的紧凑LDMOS器件。 

发明内容

通过本发明的一些有利实施例（包括半导体器件及其形成方法） 总体解决或规避这些问题或其它问题，并且总体实现技术优势。在一个实施例中，半导体器件包括衬底和在衬底上被形成为交替图案的多个源极区域和漏极区域。半导体器件还包括多个栅极，在多个源极区域和漏极区域中的源极区域和漏极区域之间并且与其平行地形成于衬底之上。半导体器件还包括第一多个交替的源极金属带和漏极金属带，形成于在衬底上方的第一金属层中，并且与多个源极区域和漏极区域中的相应源极区域和漏极区域平行并且形成电接触。