[发明专利]一种电子元件及其制造方法

说明书

技术领域

本发明涉及一种电子元件及其制造方法。

背景技术

在传统的叠压成型工艺中，附有导电电极的基片直接通过叠压成型使上下基片粘合在一起，形成生坯。此种成型方式是通过基片在受到压力的过程中收缩，使强度比基片大的导电电极镶嵌在生坯之中。随着电子元件尺寸小型化及大电流功率型元件的推广使用，叠层基片厚度随之大幅度降低，相对于电极厚度，基片膜厚收缩余量有限，在叠层的过程中很容易出现坯体内部开裂，使电子元件可靠性能降低，且存在电极因承受压力过大而产生形变，导致电性能降低。

发明内容

本发明所要解决的技术问题是弥补现有技术的上述缺陷，提供一种电子元件及其制作方法，提高电子元件的可靠性并提升其电性能。

为实现上述目的，本发明采用以下技术方案：

一种电子元件制造方法，包括以下步骤：

a.制备薄膜基片；

b.制备基材浆料,所述基材浆料是与所述薄膜基片相匹配的材料；

c.在所述薄膜基片上制作导电电极；

d.在制有所述导电电极的所述薄膜基片上旋涂所述基材浆料，将具有流动性的基材浆料平整涂布在薄膜基片上；

e.将多个经过步骤a～d处理的薄膜基片叠层后成型。

上述步骤中，步骤b相对于步骤a和步骤c来说不限制时间上的先后。

优选地:

步骤d包括：将所述基材浆料填充在所述薄膜基片表面凹陷的位置，然后使薄膜基片围绕垂直于所述薄膜基片表面的轴旋转，通过离心力使所述基材浆料分布在制有所述导电电极的所述薄膜基片表面，形成所述基材浆料与所述导电电极的顶部平齐的平整表面。

步骤d包括连续的两级旋涂过程，其中第一级旋涂过程中薄膜基片的旋转速率为1000r/min，优选的旋涂时间为18s～25s，第二级旋涂过程中薄膜基片的旋转速率为2000～2200r/min，优选的旋涂时间为20s。

所述基材浆料的材料与所述薄膜基片相匹配，至少是指这两种材料成膜后，其烧结收缩率相同。

步骤a包括：

a1.将重量百分比为35%～45%的Al₂O₃和重量百分比为55%～65%的硼硅玻璃的混合制备粉末状混合物；

a2.将所述粉末状混合物与酯类溶液搅拌混合，并加入有机粘合剂和分散剂搅拌，形成陶瓷浆料；

a3.涂布所述陶瓷浆料以形成所述薄膜基片。

所述基材浆料通过以下步骤制作：

b1.将重量百分比为35%～45%粉末状的Al₂O₃和重量百分比为55%～65%的硼硅玻璃的混合制备粉末状混合物;

b2.将所述粉末状混合物与去离子水搅拌混合，并加入水性粘合剂和分散剂搅拌，形成浆料，通过碱性物质调节浆料的pH在6.5～7.5。

所述薄膜基片是氧化铝基片、铁氧体基片、玻璃膜片、PET膜片中的一种。

所述氧化铝基片是粉末状的Al₂O₃和粉末状的硼硅玻璃的混合物制作的氧化铝基片。

步骤c包括：

c1.配制导电电极浆料，所述导电电极浆料是介电常数在0.016～0.025mm*ohm的银浆或铜浆；

c2.通过印刷或光刻法将导电浆料涂布在薄膜基片上，形成所述导电电极。

一种电子元件，所述电子元件使用前述的任一种电子元件制作方法制成。

本发明的有益技术效果：

本发明通过在叠层成型前将制好导电电极的薄膜基片的表面旋涂填充一层基材浆料，在叠层的过程中减少因导电电极部分累积而存在较大的内部应力，防止叠层后的坯体存在内部裂纹并导致烧结过程中坯体开裂。本发明尤其适用于在导电电极厚度大于薄膜基片的0.8倍以上的小尺寸功率型电子元件。采用本发明，不仅能减小烧结过程中产品内部应力，还可提高叠层时的层间粘合性，保持导电电极形状，提升产品电性能。

附图说明

图1为本发明电子元件制作方法一种实施例的工艺过程示意图。

具体实施方式

以下结合附图对本发明的实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

参阅图1，在一种实施例里，电子元件制造方法包括以下步骤：

步骤a.制备薄膜基片101；

步骤b.制备基材浆料103,所述基材浆料是与所述薄膜基片相匹配的材料；