[发明专利]三维硅穿孔构建

说明书

技术领域

本发明的实施例总地涉及电子部件的封装，并且更具体地，涉及三维硅穿孔构建。

背景技术

在集成电路环境中的裸片是给定功能电路制造在其上的小块的半导体材料。裸片例如通过耦连到封装衬底而被封装，并且随后被定位在印刷电路板上以将裸片互连。然而，由于裸片之间的通信所要求的长电路径（例如，电流必须从第一裸片经过印刷电路板流到第二裸片），所以将裸片以这种方式互连限制器件的电性能。此外，裸片的单独封装要求相对大面积的印刷电路板以容纳电子器件中所利用的全部的经包装的器件。相对大面积的印刷电路板限制器件的最小物理大小。而且，经单独封装的裸片每一个以不同的封装类型进行组装，因此增加了形成经组装的器件的成本和复杂性。

如前述所示，本领域所需要的是新的器件封装。

发明内容

本发明的一个实施例包括电子器件，其具有封装衬底、布置在封装衬底上并且电耦连到封装衬底的内插件以及布置在内插件上并且电耦连到内插件的多个裸片。

本发明的益处包括经制造的器件的较小外形规格（form factor）。因为具有不同功能的多个裸片被集成到单个封装中，所以与分离封装的裸片相比，将裸片互连所要求的空间量得以减小。此外，因为器件具有较小外形规格，所以器件的电性能由于裸片之间的较短电路径而增加。

附图说明

因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。

图1示出了根据本发明的一个实施例的器件的剖视图。

图2A-2F示出了根据本发明的实施例的、定位在无源内插件上的多个裸片。

图3A-3F示出了根据本发明的实施例的、定位在有源内插件上的多个裸片。

为了促进理解，已经在可能的地方使用同样的参考数字来指明对各图公共的同样的元件。应预期到的是，一个实施例中所公开的元件可以有益地利用在其他实施例上而无需具体陈述。

具体实施方式

图1示出了根据本发明的一个实施例的器件100的剖视图。器件100包括布置在内插件106上的裸片102和104。内插件106布置在诸如硅衬底的封装衬底108上。封装衬底108进而布置在印刷电路板110上。裸片102和104通过微凸块114耦连到重新分布层112，重新分布层112布置在内插件106的上表面上。微凸块114包括例如铜、银和/或锡，并且重新分布层112总地包括铜或另一种导电材料。微凸块114促进裸片102和104与重新分布层112之间的电连接。虽然仅示出了两个裸片102和104，但是应理解的是，器件100可以包括多于两个裸片，例如四个、五个或更多个裸片。

封装材料120将裸片102和104密封。封装材料120可以包括例如硅酮、紫外光固化树脂或环氧树脂。裸片102和104一起封装在内插件106上，并且因此总地比如果裸片102和104中的每一个单独地封装在各自的封装衬底108上占据更小表面积。与将裸片102和104分别地封装在不同的封装衬底108上相比较，内插件106的利用允许裸片102和104当被适当封装时更紧密地定位在一起。例如，当裸片被单独地封装时，要求印刷电路板上的更多面积用于放置和定位经单独封装的裸片。因此，限制了使用经单独封装的裸片的器件的大小和外形规格。而且，内插件106上的裸片102和104的放置简化印刷电路板110上的排列（alignment）。仅需要进行内插件106上的放置（例如内插件106的放置），而不是将每个裸片102、104分别放置和排列在印刷电路板110上。

内插件106包括具有穿过其垂直布置的过孔（via）116的硅衬底106B以及布置在硅衬底106B上的二氧化硅层106A。过孔116利用诸如铜、铝或金的导电材料进行电镀和填充，并且促进布置在二氧化硅层106B内的重新分布层112与封装衬底108之间的电连接。应注意的是，内插件106可以包括比示出的更多的重新分布层112和过孔116。内插件106使用焊料凸块118耦连到封装衬底108，所述焊料凸块118包括例如锡、金、铜和/或银。诸如非导电树脂的间隙填充材料122围绕焊料凸块118布置在内插件106与封装衬底108之间。间隙填充材料122用来移除来自内插件106与封装衬底108之间的气隙，其否则将降低器件100的性能或寿命。