[发明专利]一种提高芯片健壮性的新型测试控制电路和方法

权利要求书

1.一种提高芯片健壮性的新型测试电路，其特征在于包括复位控制电路、复位产生电路、时钟控制电路、测试使能控制电路，复位控制电路包括寄存器DFF3和寄存器DFF4，复位产生电路包括与门AND1，时钟控制电路包括寄存器DFF1和与门AND2，测试使能控制电路包括寄存器DFF2，其中：

测试使能信号1通过放在划片槽中的fuse线与寄存器DFF2的Q端相连，DFF2的D端接高电平，DFF2置位端接上电复位信号2；

信号1和信号2经过与门AND1产生复位信号3，用于复位DFF3、DFF4和DFF1；

信号1接至寄存器DFF1D端，经过DFF1锁存后产生信号6，外部时钟和信号6经过与门AND2产生时钟信号信号4为测试电路和复位控制电路提供时钟；DFF1复位来自信号3；

信号1同时接至寄存器DFF3D端，经过DFF3和DFF4锁存后产生信号5，用于测试电路复位，DFF3和DFF4时钟信号来自信号4，复位信号来自信号3。

2.如权利要求1所述的电路，其特征在于在上电复位过程中信号1保持高电平，上电复位结束后，信号1由DFF2Q端驱动为高电平，测试使能有效；当fuse线被划断，信号1与DFF2Q端断开，通过下拉电阻保持低电平，测试使能无效，芯片退出测试模式。

3.如权利要求1所述的电路，其特征在于当上电复位信号有效或测试使能信号无效时，信号3为低电平，DFF1处于复位状态，信号4保持低电平，从而使测试电路和复位控制电路无时钟信号。

4.如权利要求1所述的电路，其特征在于当信号4为低电平时，DFF3、DFF4及测试电路均无时钟，当信号3为低电平时，信号5通过DFF4Q端驱动为低电平，即测试电路复位信号有效，测试电路处于复位状态。

5.一种提高芯片健壮性的新型测试方法，应用于如权利要求1所述的电路中，其特征在于使用测试使能信号同时控制测试电路的时钟端和复位端，当测试使能信号无效后，测试电路的复位信号处于有效状态，测试电路的时钟处于固定电平状态，即测试电路处于复位状态同时无时钟信号，从而保证了测试使能信号无效后测试电路不会启动。

6.如权利要求5所述的方法，其特征在于，时钟控制电路和复位控制电路由测试使能信号控制，当测试使能信号无效时，无论时钟控制电路和复位控制电路是否活动，时钟控制电路输出的时钟信号处于不翻转状态，复位控制电路输出的复位信号处于有效状态即测试电路处于复位状态。

7.如权利要求5所述的方法，其特征在于，当时钟控制电路复位时，其输出的时钟信号处于不翻转状态，当时钟控制电路复位无效且有时钟时，其输出的时钟信号是否有效受测试使能信号和外部时钟控制，只有当测试使能有效且有外部时钟时才会有时钟输出；当复位控制电路复位时，其输出的复位信号处于有效状态，当复位控制电路复位无效且有时钟时，其输出的复位信号受测试使能信号控制，只有当测试使能信号有效时，输出的复位信号才会无效。

8.如权利要求5所述的方法，其特征在于，测试使能信号和上电复位信号通过复位产生电路产生一个复位信号用于复位时钟控制电路和复位控制电路，上电时时钟控制电路和复位控制电路通过上电复位信号处于复位状态；当测试使能信号无效时，时钟控制电路和复位控制电路处于复位状态。

9.如权利要求5所述的方法，其特征在于，复位控制电路的时钟信号由时钟控制电路提供。

10.如权利要求1所述的方法，其特征在于，时钟控制电路的时钟由外部输入，测试使能控制电路的时钟由外部输入，测试使能控制电路的复位受上电复位信号控制。