[发明专利]一种SRAM型存储器的纠错电路

说明书

技术领域

本发明涉及存储器数据可靠性，尤其涉及确保存储器读写数据可靠的电路。

背景技术

众的所周知，空间辐射环境中高能粒子能够引起VLSI器件内部多个单元产生瞬时错误，在SRAM型存储器中，这种多个单元产生瞬时错误的表现即为多位翻转。由于空间环境中的粒子分布具有高能量低通量的特点，因此发生存储器的多位翻转主要是由于单个高能粒子击中器件敏感区，产生的电荷发生扩散作用，引起器件的多个单元出现瞬时错误。

随着集成电路制造工艺的不断发展，SRAM结构器件的工艺尺寸不断缩小，核心电压不断降低，因此出现这种错误的概率逐渐增大。通常对SRAM型存储器件的数据操作都是按基本字节进行，因此实际影响应用的是单个基本自己多位翻转错误（SMU）。

当前主要是通过以下几种方法解决存储器的SMU问题：一是在器件级的进行工艺加固，二是将逻辑相邻位在物理上进行分散设置，三是通过BISC+SEC-DED方法进行多位错误的纠正，四是通过编码的方法进行多位错的检测与纠正，前三种方法都需要再器件级进行防护设计，从而带来器件布局布线的复杂性，增加了器件的功率消耗，同时增加了器件的生产成本。因此现有技术中多采用编码方法的对SRAM型存储器进行系统级的防护。

汉明码是一种常用的纠错编码方法，其以具有较少的冗余校验位，而得到了广泛的应用。传统的汉明码，信息位不等于2的幂，因此需要缩短，删除部分信息位，才能广泛地使用在存储器上。如图1所示，现有的缩短汉明码编码电路和译码电路分开，这样增加了电路面积的开销。另一方面，SRAM不能同时读写，导致编码电路和译码电路的独立不能提高读写速度。

发明内容

本发明要解决的技术问题是设计一种电路面积小、读写时间快、纠错准确的SRAM型存储器的纠错电路

本发明提供一种SRAM型存储器的纠错电路，其中，包括：

编码模块，用于将数据信号运算生成校验位；

第一传输门模块，根据所述检验位与写操作控制信号运算生成伴随信息位的校验位；

第二传输门模块和异或操作模块，根据所述校验位与读操作控制信号运算生成检验向量；

纠错电路模块，根据校验向量查寻出错位，并进行纠错译码。

优选的，所述编码模块内部为汉明码编码规则。

优选的，所述编码模块的输入端连接数据信号输入端及其反相信号输入端，所述编码模块的输出端输出运算生成的校验位。

优选的，所述第一传输门的两个输入端分别连接所述编码模块的输出端以及写操作控制信号端，所述第一传输门的输出端输出伴随信息位的检验位。

优选的，所述第二传输门模块的两个输入端分别连接连接所述编码模块的输出端以及读操作控制信号端，所述第二传输门的输出端、数据信号输入端和其反相信号输入端连接所述异或操作模块的输入端，所述异或操作模块的输出端输出校验向量。

优选的，所述纠错电路模块的输入端连接所述异或操作模块的输出端，所述纠错电路模块的输出端连接数据信号输入端及其反相信号输入端。

利用编码模块来进行译码操作，添加控制信号，对编码和译码操作进行时分复用。若存储器是数据写入操作，则使用第一传输门将编码模块输出的检验位与写操作控制信号生成伴随信息位的校验位进行输出，则此时编码模块与第一传输门以及写操作信号相当于编码电路的作用；若存储器是数据读取操作时，第二传输门模块和异或操作模块将编码模块输出的检验位与读操作控制信号运算生成检验位向量，并配合纠错电路模块完成纠错译码。此时复用了编码模块，使其同时使用在了编码和译码电路中，使得电路面积小，同时存储器读写时间快、纠错准确。

附图说明

下面结合附图和具体实施方式对本发明作进一步的详细说明：

图1是现有技术中一种SRAM型存储器的电路示意图；

图2是本发明SRAM型存储器的纠错电路的实施例1的电路示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。

如图2所示，本发明提供一种SRAM型存储器的纠错电路，其中，包括：编码模块Encoder，第一传输门模块TG，第二传输门模块和异或操作模块TG&XOR，纠错电路模块Locating error。