[发明专利]具有低温度系数的电流源基准电路

权利要求书

1.一种具有低温度系数的电流源基准电路，包括基准电流单元（1）和电流镜单元（3），其特征在于：电流镜单元（3）包括第一电流镜（31）和第二电流镜（32），基准电流单元（1）连接在第一电流镜（31）的输入端e，用于产生大小可调的负温度系数电流I_N；第二电流镜（32）的输入端f连接有温度补偿单元（2），用于产生大小可调的补偿电流I_P，这两个电流镜的输出端相连，输出温度系数小于75ppm/℃的低温度系数基准电流I_O。

2.根据权利要求1所述的电流源基准电路，其特征在于：基准电流单元（1）包括运算放大器（11），第一电阻R₁，第一低压NMOS管M₁；该运算放大器（11）的正向输入端a连接外部带隙基准模块输出的基准电压Vref，其反向输入端b通过第一电阻R₁连接到地，其输出端o连接到第一低压NMOS管M₁的栅极；第一低压NMOS管M₁的源极连接到运算放大器（11）的反向输入端b，其漏极连与第一电流镜相连。

3.根据权利要求2所述的电流源基准电路，其特征在于所述第一电阻R₁采用正温度系数的材料，用于控制负温度系数电流I_N的大小，并使其具有负温度系数特性。

4.根据权利要求1所述的电流源基准电路，其特征在于：所述第一电流镜（31），包括第三低压PMOS管M₃和第四低压PMOS管M₄，第三低压PMOS管M₃的栅极与其自身的漏极和第四低压PMOS管M₄的栅极相连，并连接基准电流单元（1）中第一低压NMOS管M₁的漏极，第四低压PMOS管M₄的漏极与第二电流镜相连，这两个低压PMOS管M₃与M₄的源极相连，并连接到电源VDD。

5.根据权利要求1所述的电流源基准电路，其特征在于：所述第二电流镜（32），包括第五低压PMOS管M₅和第六低压PMOS管M₆，这两个低压PMOS管M5和M6的源极相连，并连接到电源VDD；第六低压PMOS管M₆的栅极与其自身的漏极和第五低压PMOS管M₅的栅极相连，并连接到温度补偿单元（2），第五低压PMOS管M₅的漏极与第一电流镜中第四低压PMOS管M₄的漏极相连。

6.根据权利要求1所述的电流源基准电路，其特征在于：温度补偿单元（2）包括运算放大器（21），第二电阻R₂，第二低压NMOS管M₂；该运算放大器（21），其正向输入端a连接外部带隙基准模块输出的基准电压Vref，其反向输入端b通过第二电阻R₂连接到地，其输出端o连接到第二低压NMOS管M₂的栅极；该第二低压NMOS管M₂，其源极连接到运算放大器（21）的反向输入端b，其漏极与第二电流镜中第六低压PMOS管M₆的漏极相连。

7.根据权利要求6所述的电流源基准电路，其特征在于所述第二电阻R₂采用负温度系数的材料，用于控制补偿电流I_P的大小，并使其具有正温度系数特性。

8.根据权利要求1所述的具有低温度系数的电流源基准电路，其特征在于基准电流单元（1）中的运算放大器（11）和温度补偿单元（2）中的运算放大器（21）为相同的运算放大器，该运算放大器包括低压PMOS管M₇～M₁₆，低压NMOS管M₁₇～M₂₂和第一电容C₁；

所述低压PMOS管M₇～M₁₀的栅极相连构成电流镜结构，其源极共同连接到电源VDD，第七低压PMOS管M₇的漏极与自身栅极相连作为电流镜的输入端，并连接外部带隙基准模块输出的电流I_B；

所述第十五低压PMOS管M₁₅和第十六低压PMOS管M₁₆，用于对输入到运算放大器外部带隙基准模块输出的基准电压Vref进行电平移位；其中第十五低压PMOS管M₁₅，其漏极连接到地，其栅极作为运算放大器的反相输入端b，其源极连接到第八低压PMOS管M₈的漏极；第十六低压PMOS管M₁₆的漏极连接到地，其栅极作为运算放大器的同相输入端a，其源极连接到第九低压PMOS管M₉的漏极；

所述低压PMOS管M₁₁～M₁₄构成共源共栅电流镜结构；其中第十二低压PMOS管M₁₂与其自身的漏极和第十一低压PMOS管M₁₁的栅极相连，这两个低压PMOS管M₁₁和M₁₂的源极共同连接电源VDD，其漏极分别连接第十四低压PMOS管M₁₄与第十五低压PMOS管M₁₃的源极；第十三低压PMOS管M₁₃与其自身的漏极和第十四低压PMOS管M₁₄的栅极相连；

所述第十九低压NMOS管M₁₉和第二十二低压NMOS管M₂₂串联连接，其中第十九低压NMOS管M₁₉的栅极与其自身的漏极和第二十二低压NMOS管M₂₂栅极连接，第二十二低压NMOS管M₂₂的源极连接到地，其漏极连接第十九低压NMOS管M₁₉的源极，第十九低压NMOS管M₁₉的漏极连接第十低压PMOS管M₁₀的漏极；

所述的第十七低压NMOS管M₁₇和第十八低压NMOS管M₁₈，其栅极相连并连接到第十九低压NMOS管M₁₉的栅极，第十七低压NMOS管M₁₇的漏极连接第十三低压PMOS管M₁₃的漏极，第十八低压NMOS管M₁₈的漏极连接第十四低压NMOS管M₁₄的漏极，并作为运算放大器的输出端o；

所述第二十低压NMOS管M₂₀和第二十一低压NMOS管M₂₁，其源极共同连接到地，这两个低压NMOS管M20和M21，其栅极分别连接第十六低压NMOS管M₁₆的源极和第十五低压NMOS管M₁₅的源极，其漏极分别连接第十七低压NMOS管M₁₇的源极和第十八低压NMOS管M₁₈的源极；

所述第一电容C₁跨接于低压PMOS管M₁₅的栅极与低压PMOS管M₁₆的源极之间，作为运算放大器的补偿。