[发明专利]FPGA芯片的局部布局的优化方法

权利要求书

1.一种FPGA芯片的局部布局的优化方法，其特征在于，所述方法包括:

根据所述第一布局下的FPGA芯片的线网长度代价函数、逻辑单元密度代价函数和时间余量代价函数进行加权计算，得到第一布局下的综合代价；

将所述第一布局下的综合代价设定为基准综合代价；

对所述第一布局下的一个基本单元的位置进行调整，得到第二布局；其中，所述基本单元包括查找表和/或寄存器；

根据所述第二布局下的FPGA芯片的线网长度代价函数、逻辑单元密度代价函数和时间余量代价函数进行加权计算，得到第二布局下的综合代价；

当所述第二布局下的综合代价小于基准综合代价时，接受对所述一个基本单元位置的调整；

将所述第二布局下的综合代价设为基准综合代价；并对所述第一布局下的下一个基本单元的位置进行调整。

2.根据权利要求1所述的方法，其特征在于，在所述根据所述第一布局下的FPGA芯片的线网长度代价函数、逻辑单元密度代价函数和时间余量代价函数进行加权计算之前，所述方法还包括：

获取全局布局后的基本单元的信息；

根据布局合法化约束条件对所述基本单元进行布局调整，得到所述第一布局；所述第一布局中，所述基本单元的布局位置满足布局合法化约束条件。

3.根据权利要求1所述的方法，其特征在于，所述加权计算具体为：

C=α×W+β×T+（1-α-β）×D

其中，C为综合代价、α为线网长度代价函数的权重、β为时间余量代价函数的权重、W为线网长度代价函数、T为时间余量代价函数、D为逻辑单元密度代价函数。

4.根据权利要求3所述的方法，其特征在于，所述线网长度代价函数W具体为：

W=总线网长度/基准总线网长度。

5.根据权利要求3所述的方法，其特征在于，所述时间余量代价函数T具体为：

T=Δ时间余量/基准时间余量。

6.根据权利要求3所述的方法，其特征在于，所述逻辑单元密度代价函数D具体为：

逻辑单元中，查找表和寄存器的使用百分比。

7.根据权利要求3所述的方法，其特征在于，所述逻辑单元密度代价函数D具体为：

每个逻辑单元的输入输出线网的数量占芯片的每个逻辑单元的总的可用线网数量的百分比。

8.根据权利要求1所述的方法，其特征在于，所述对所述第一布局下的一个基本单元的位置进行调整具体为：

对所述第一布局的全部路径中的所述一个基本单元的位置进行调整；或者

对所述第一布局的关键路径中的所述一个基本单元的位置进行调整。

9.根据权利要求1所述的方法，其特征在于，所述方法还包括：

当所述第二布局下的综合代价不小于基准综合代价时，拒绝对所述一个基本单元位置的调整。

10.根据权利要求9所述的方法，其特征在于，当所述第二布局下的综合代价不小于基准综合代价时，所述方法还包括：

对所述第一布局下的下一个基本单元的位置进行调整。