[发明专利]一种基于FPGA的同步采样时钟闭环校正方法和系统

权利要求书

1.一种基于FPGA的同步采样时钟闭环校正方法，其特征在于：包括如下步骤：

1）PPS判断步骤，对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断，来检测其脉冲信号的正确性；

2）错误处理步骤，实时接收并检测PPS判断模块发送的动作信号，以作出相应的反应；

3）误差校正步骤，对本地晶振时钟的频率进行校正并根据动作信号的状态对同步重采信号的频率误差和相位误差进行测量和校正；

4）倍频计算步骤，生成80点/周波的同步重采信号，同时将输出信号反馈到误差校正步骤形成闭环，根据误差校正步骤中的频率误差和相位误差对输出自动进行调整。

2.根据权利要求1所述的同步采样时钟闭环校正方法，其特征在于：PPS判断步骤中采用PPS判断模块对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断，来检测脉冲信号的正确性，即当合并单元系统启动后，FPGA就开始不断循环读取PPS脉冲信号输入引脚信号，直到检测到脉冲信号上升沿到来，便同时触发两个计数器开始计数，通过本地时钟源对PPS脉冲信号进行检测，然后通过两个计数器的数值来判断脉冲信号的有效性。

3.根据权利要求1所述的同步采样时钟闭环校正方法，其特征在于：误差校正步骤中采用累计法测量多个同步重采脉冲信号的间隔T_c，并通过倍频计算模块保证T_c=T_p，从而判断模块成立以后，求得计数器2中的前三次计数值N₂进行均值计算得到平均值以求得频率误差；PPS脉冲信号到来，上升沿触发时，误差校正模块开始计时，在这之后或此刻倍频模块输出的第一个同步重采信号到来后误差校正模块停止计时，测量出PPS脉冲信号与0号同步重采信号之间的时间差t₀，求出t₀时间内晶振振动次数K以获得相位误差，将频率误差和相位误差进行误差校正。

4.根据权利要求1所述的同步采样时钟闭环校正方法，其特征在于：倍频计算步骤中通过累加器实现倍频，在FPGA中可以定义一个位宽W的reg寄存器型累加器Baund_acc与累加值变量Baund_inc，累加器Baund_acc容量2w表示同步重采信号周期的数字量化值，累加值Baund_inc表示晶振周期的数字量化值，那么

F_cry/F_res=2^w/Baund_inc

在每个晶振周期到来时，累加器Baund_acc都会加上Baund_inc，进行一次累加计算，则累加器的最高位输出即为占空比为50%的同步重采信号。

5.一种基于FPGA的同步采样时钟闭环校正系统，其特征在于：包括如下模块：

1）PPS判断模块，用于对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断，来检测其脉冲信号的正确性；

2）错误处理模块，用于实时接收并检测PPS判断模块发送的动作信号，以作出相应的反应；

3）误差校正模块，用于对本地晶振时钟的频率进行校正并根据动作信号的状态对同步重采信号的频率误差和相位误差进行测量和校正；

4）倍频计算模块，用于生成80点/周波的同步重采信号，同时将输出信号反馈到误差校正模块形成闭环系统，根据误差校正模块发送的频率误差和相位误差对输出自动进行调整。

6.根据权利要求1所述的同步采样时钟闭环校正系统，其特征在于：PPS判断模块，用于采用PPS判断模块对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断，来检测脉冲信号的正确性，即当合并单元系统启动后，FPGA就开始不断循环读取PPS脉冲信号输入引脚信号，直到检测到脉冲信号上升沿到来，便同时触发两个计数器开始计数，通过本地时钟源对PPS脉冲信号进行检测，然后通过两个计数器的数值来判断脉冲信号的有效性。