[发明专利]BICMOS集成电路中双极器件的制造方法

说明书

技术领域

本发明涉及半导体应用及制造领域，尤其涉及BICMOS集成电路中双极器件的制造方法。

背景技术

随着集成电路工艺水平的飞速发展，更多种类的器件可以集成到同一个硅衬底上满足电路设计的需求。典型的是BICMOS（双极和互补型金属-氧化物-半导体混合）工艺，它实现了集成电路中两个主要器件MOS和BIPOLAR同步实现在一个单片上。考虑到空间技术在电子系统中的应用，集成电路的抗辐照工艺成为制约电子元器件发展的瓶颈。由于MOS器件和双极器件的辐照损伤机理不同，目前，商业工艺线提供的BICMOS工艺无法保证电路的抗电离辐照特性。部分国内研究所公开的抗辐照BICMOS工艺，流程复杂，至少需要15块掩膜版，更特殊的情况使用的掩膜版高达30块，增加生产成本，延长制造周期。

发明内容

鉴于现有技术中存在的情况，本发明解决了现有BICMOS集成电路产品抗辐照及加固特性低的问题。根据本发明的一个方面，提供了一种BICMOS集成电路中双极器件的制造方法，包括：在N衬底上形成包括P型阱及N型阱的基区；在所述基区上进行场区氧化，形成场氧化层；在所述P型阱的场氧层上制造环形多晶硅栅极；在所述环形多晶硅栅极的中间区域及外围区域内同时进行N+注入区光刻，在该N+注入区内注入磷，在所述中间区域形成发射区，在所述外围形成集电区；在所述P型外延的场氧层上方的边缘区域中，进行P+注入区光刻，在该P+注入区内注入硼，形成基极区；在所述发射区、集电区及基极区的上层制造金属外引线层。

优选地，所述在N衬底上形成包括P型阱及N型阱的基区的步骤包括：对N型单晶硅表面进行RCA标准清洗后，进行一次氧化；在氧化表面，施加环形N阱掩膜版，进行N阱光刻；N阱光刻后，进行湿法腐蚀获得N阱，在该N阱中注入磷，形成N型阱的基区；施加P阱掩膜版，进行P阱光刻，所述P阱掩膜板的P阱开窗位于环形N外延基区的中部；P阱光刻后，进行湿法腐蚀获得N阱，在该N阱中注入硼形成P型阱的基区。

优选地，包括：所述一次氧化厚度为130nm；所述磷的注入量为5×10¹²/cm²、所述硼的注入量为3×10¹³/cm²。

优选地，所述在所述基区上进行场区氧化，形成场氧化层的步骤包括：在所述基区上进行预氧化后，淀积氮化硅；在氮化硅表面，施加有源区掩膜版，进行掩膜光刻，所述有源区掩膜板的开窗位于P型外延的中部；在有源区光刻后，进行湿法腐蚀，注入硼；进行场区氧化，形成场氧化层。

优选地，包括：所述预氧化的厚度为50nm、所述氮化硅的厚度为170nm；所述硼的注入量为1×10¹⁴/cm²；所述形成氧化层厚度为：650nm。

优选地，所述在场氧层上制造环形多晶硅栅极的步骤包括：在所述P型外延的场氧层上注入硼；进行栅氧化加固处理后淀积多晶；施加环形多晶硅掩膜版，进行多晶硅光刻，形成环形多晶硅栅极。

优选地，所述硼的注入量为5×10¹²/cm²；所述栅氧化厚度为20nm、多晶硅厚度为400nm。

优选地，所述在N+注入区内注入磷的步骤包括：利用多晶硅自对准工艺，以5×10¹⁵/cm²注入剂量，在N+注入区内注入磷。

优选地，在所述N+注入区内注入磷的步骤后还包括：根据所述多晶硅栅宽度，对所述发射区及集电区进行退火处理。

优选地，集电区及基极区的上层制造金属外引线层的步骤包括：淀积二氧化硅，淀积厚度为900nm；在二氧化硅表面施加孔光刻掩膜版，进行孔光刻，该孔光刻掩膜版的开窗区域为发射区、集电区及基极区所对应的区域；干法腐蚀二氧化硅；表面溅射金属；施加布线金属掩膜版，进行干法腐蚀金属，形成布线。

通过上述技术方案，本发明具有以下优点：通过横向PN结构、利用多晶硅栅自对准技术，控制发射区面积，再加上控制发射区及集电区的退火条件，实现对寄生双极管放大倍数的调节；同时，通过对栅氧的特殊工艺处理，增强寄生双极器件的抗辐照特性。

附图说明

图1为本发明BICMOS集成电路的制造方法在一种实施方式中的流程示意图；

图2～图6为本发明BICMOS集成电路的制造方法在一种实施方式中的工艺流程图；

图7为本发明BICMOS集成电路的制造方法在一种实施方式中的寄生双极器件的掩膜版拓扑结构示意图。