[发明专利]封装基板及其制法

说明书

一种封装基板及其制法，该封装基板包括：介电层，其具有相对的第一表面与第二表面；第一线路层，其嵌埋于该介电层的第一表面上，且该第一线路层具有多个第一电性接触垫；以及导电凸部，其设于各该第一电性接触垫上并凸出该介电层的第一表面，以于后续当电子组件欲藉由导电组件结合至该第一电性接触垫时，该导电组件与该导电凸部之间具有较多接触面(即该导电凸部的顶面与侧面)，使该导电组件与该导电凸部间的结合力提升，因而能避免发生脱落的问题。

技术领域

本发明涉及一种封装基板，尤指一种提升产品可靠度的封装基板及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了提高多层电路板的布线精密度，业界遂发展出一种增层技术(Build-up)，也就是在一核心板(Core board)的两表面上分别以线路增层技术交互堆栈多层的介电层及线路层，并于该介电层中开设导电盲孔(Conductive via)以供上下层线路之间电性连接。进一步地，为了满足微型化(miniaturization)的需求，即发展出无核心板(coreless)的封装技术。

图1A至图1F为现有封装基板1的制法的剖面示意图。

如图1A所示，提供一承载件10，且形成导电层100于该承载件10的上、下侧。

如图1B所示，藉由该导电层100电镀形成第一线路层11于该承载件10的上、下侧，且该第一线路层11具有多个第一电性接触垫110。

如图1C所示，形成一介电层12于该承载件10及第一线路层11上。

如图1D所示，形成第二线路层13于该介电层12上，且该第二线路层13具有多个第二电性接触垫130，并形成多个导电盲孔14于该介电层12中，以电性连接该第一与第二线路层11,13。

如图1E所示，移除该承载件10，以露出该导电层100。

如图1F所示，移除该导电层100以露出该第一线路层11，再形成第一防焊层15于该介电层12及第一线路层11上，且该第一防焊层15形成有多个第一开孔150以露出该第一电性接触垫110及其周围的介电层12表面；又形成第二防焊层16于该介电层12及第二线路层13上，且该第二防焊层16形成有多个第二开孔160以露出该第二电性接触垫130。

然而，现有封装基板1于后续制程中，如图1G所示，当电子组件9欲藉由如焊锡材的导电组件18结合至该第一电性接触垫110时，该导电组件18与该第一电性接触垫110之间的接触面仅为单一平面（即该第一电性接触垫110的顶面110a），也就是接触面积小，致使两者的结合力不佳，因而容易发生脱落的问题，导致产品的信赖性降低。

此外，于另一种制程中，移除该承载件10后，会蚀刻第一线路层11，使该第一线路层11的表面低于该介电层12的表面，即该第一线路层11凹入该介电层12的表面(凹入深度约5um)，导致该导电组件18产生润焊不良(non-wetting)的问题，使该导电组件18卡在该介电层12的表面上而无法电性连接该第一电性接触垫110。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的目的为提供一种封装基板及其制法，使该导电组件与该导电凸部间的结合力提升，因而能避免发生脱落的问题。

封装基板，包括：介电层，其具有相对的第一表面与第二表面；第一线路层，其嵌埋于该介电层的第一表面上，且该第一线路层具有多个第一电性接触垫；以及导电凸部，其设于各该第一电性接触垫上并凸出该介电层的第一表面。

前述的封装基板中，该导电凸部的材质为铜。