[发明专利]产生任意频率方波的累加计数器分频方法无效
| 申请号： | 201310672103.8 | 申请日： | 2013-12-11 |
| 公开（公告）号： | CN103633996A | 公开（公告）日： | 2014-03-12 |
| 发明（设计）人： | 常铎;董卫虎 | 申请（专利权）人： | 中国船舶重工集团公司第七〇五研究所 |
| 主分类号： | H03K23/00 | 分类号： | H03K23/00 |
| 代理公司： | 西北工业大学专利中心 61204 | 代理人： | 王鲜凯 |
| 地址： | 710075 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 产生 任意 频率 方波 累加 计数器 分频 方法 | ||
【权利要求书】：
1.一种产生任意频率方波的累加计数器分频方法，其特征在于包括以下步骤：
步骤一、根据公式将计数器的模值设置与输入时钟的输入相等，这样累加计数器的步长就在数字上和输出的频率值相等；式中，clk_in是输入的时钟频率，clk_out是需要输出的脉冲频率，N是累加计数器的模值，STEP是累加计数器的步长；
步骤二、每输入一个时钟上升沿，就给计数器的值加STEP，这样计次时输出脉冲进行一次翻转，在值不为整数时，将多余的数累加到下一次计数周期中，这样产生的脉冲是相邻两个分频比脉冲交错产生，通过将计数差值累加到下一次，自动切换分频比；
步骤三、根据计算的方法列写出实现分频的表达式，根据表达式列写出程序；
步骤四、在赛灵思公司的ISE平台上利用Verilog语言编写程序；
步骤五、将编好的程序下载到目标芯片中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七〇五研究所，未经中国船舶重工集团公司第七〇五研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310672103.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：小分子RNA酶抑制剂和使用方法
- 下一篇：用来转化燃料的系统
