[发明专利]产生任意频率方波的累加计数器分频方法

说明书

技术领域

本发明涉及一种累加计数器分频方法，特别涉及一种产生任意频率方波的累加计数器分频方法。

背景技术

在数字逻辑系统设计中，时钟可以说是系统的血液。在时序逻辑电路中，几乎所有的信号都需要时钟向前传递。分频法是一种基本方法，通常用来对某个给定频率进行分频，以得到需要的频率。

在基于FPGA的电机控制中，输出的脉冲是具有与电机运行速度相对应的脉冲频率值，通过实时调节FPGA输出的脉冲的频率值，就可以实现对电机的调速控制。要实现对电机速度和位置的精确控制，输出脉冲的频率是非常重要的，精确地脉冲频率和脉冲宽度就可以使得电机非常平稳地运行。通过查阅相关资料，对各种分频法的工作原理、特点进行分析总结，针对现有的分频法的输出频率精度比较低，通过对现有的累加计数器分频法通过改造，以输出的脉冲频率为累加数值，通过有限次的累加，当累加数的总和和时钟数进行比较，把差值叠加到下次的计数过程，这样可以实现多次频率的平均和需要输出的频率值相等，这样可以实现脉冲频率在统计意义上准确输出。

发明内容

为了克服现有累加计数器分频方法输出精度低的不足。本发明提供一种产生任意频率方波的累加计数器分频方法。该方法通过对现有的累加计数器分频法进行改进，将计数器在每输出一个脉冲后剩余的计数值累加到下一个脉冲的计数过程中，这种方式产生脉冲宽度的波动范围在一个时钟周期内，可以使得产生脉冲的频率在统计意义上达到和要求值相等。这种方法可广泛应用于各种分频数字系统中，可以提高数字系统输出脉冲的精度。

本发明解决其技术问题所采用的技术方案是：一种产生任意频率方波的累加计数器分频方法，其特点是包括以下步骤：

步骤一、根据公式将计数器的模值设置与输入时钟的输入相等，这样累加计数器的步长就在数字上和输出的频率值相等。式中，clk_in是输入的时钟频率，clk_out是需要输出的脉冲频率，N是累加计数器的模值，STEP是累加计数器的步长。

步骤二、每输入一个时钟上升沿，就给计数器的值加STEP，这样计次时输出脉冲进行一次翻转，在值不为整数时，将多余的数累加到下一次计数周期中，这样产生的脉冲是相邻两个分频比脉冲交错产生，通过将计数差值累加到下一次，自动切换分频比。

步骤三、根据计算的方法列写出实现分频的表达式，根据表达式列写出程序。

步骤四、在赛灵思公司的ISE平台上利用Verilog语言编写程序。

步骤五、将编好的程序下载到目标芯片中。

本发明的有益效果是：该方法通过对现有的累加计数器分频法进行改进，将计数器在每输出一个脉冲后剩余的计数值累加到下一个脉冲的计数过程中，这种方式产生脉冲宽度的波动范围在一个时钟周期内，可以使得产生脉冲的频率在统计意义上达到和要求值相等。这种方法可广泛应用于各种分频数字系统中，提高了数字系统输出脉冲的精度。

下面结合附图和具体实施方式对本发明作详细说明。

附图说明

图1是本发明产生任意频率方波的累加计数器分频方法的流程图。

具体实施方式

参照图1。本发明产生任意频率方波的累加计数器分频方法具体步骤如下：

本发明采用的方法是将累加计数器法进行改造，将每次计数的剩余值累加到下一次的计数中，从而实现在统计意义上可以输出准确的频率值；通过将计数器的总值设置成和时钟数相等，则累加步长就和输出脉冲频率值相等，从而不用计算累加计数器的累加步长；使得输出的脉冲频率不受输出时钟的影响，占用较少的资源。

本方法采用的公式是：其中clk_in是输入的时钟频率，clk_out是需要输出的脉冲频率，N是累加计数器的模值，STEP是累加计数器的步长。在这里将计数器的模值设置和输入时钟的输入相等，这样累加计数器的步长就在数字上和输出的频率值相等，这样就不用计算计数步长。

累加计数器的实现原理如下：每来一个时钟的上升沿，就给计数器的值加STEP，这样计次时输出时钟进行一次翻转，在值不为整数时，将多余的数累加到下一次计数周期中，这样产生的脉冲是相邻两个分频比脉冲交错产生，通过将计数差值累加到下一次，就可以自动切换分频比。

利用这种改进累加计数器分频法，可以提高输出的脉冲频率的精度，并且在输出脉冲的过程中，不用计算累加计数器的步长，通过将计数器的模值改成和输入时钟数值上相同的值，累加计数器的累加步长就是输出频率对应的数值。

具体步骤如下：