[发明专利]3DIC互连装置和方法

权利要求书

1.一种半导体装置，包括：

第一半导体芯片，包括第一衬底、多个第一金属间介电层、和形成在所述第一衬底上方的所述第一金属间介电层中的多条第一金属线；

第二半导体芯片，具有接合至所述第一半导体芯片的第一表面的表面，其中，所述第二半导体芯片包括第二衬底、多个第二金属间介电层、和形成在所述第二衬底上方的所述第二金属间介电层中的多条第二金属线；以及

导电插塞，从所述第一半导体芯片的第二表面延伸穿过所述第一半导体芯片，并到达所述第二半导体芯片中的所述多条第二金属线中的一条，所述导电插塞具有从所述第一半导体芯片的第二表面至所述第一半导体芯片中的所述多条金属线中的一条的连续垂直侧壁；

介电衬层，位于所述导电插塞和所述多个第一金属间介电层中的一个或多个之间，所述介电衬层未延伸至所述第一半导体芯片中的多条金属线中的一条；

其中，所述第一半导体芯片中的多条金属线中的同一条在邻近边缘的水平表面处具有凹槽，并且所述连续垂直侧壁延伸至所述凹槽。

2.根据权利要求1所述的装置，其中，所述导电插塞在所述第一半导体芯片中的多条金属线中的两条金属线之间延伸。

3.根据权利要求1所述的装置，其中，所述导电插塞将所述第一半导体芯片中的多条金属线中的一条电连接至所述第二半导体芯片中的多条第二金属线中的一条。

4.根据权利要求1所述的装置，其中，所述导电插塞的宽度为1.3μm。

5.一种形成半导体装置的方法，包括：

将第一半导体芯片的第一表面接合至第二半导体芯片的表面；

形成第一开口，所述第一开口从所述第一半导体芯片的第二表面部分延伸至所述第一半导体芯片中的导电部件；

在所述第一开口中形成衬层，所述衬层未延伸至所述第一半导体芯片中的导电部件；

形成第二开口，所述第二开口从所述第一开口的底部延伸至所述第二半导体芯片中的导电部件，所述第二开口暴露出所述第一半导体芯片的导电部件的至少一部分；以及

在所述第一开口和所述第二开口中形成导电材料；

还包括：对所述第一半导体芯片中的导电部件在邻近边缘的水平表面处开凹槽，所述第一开口延伸至所述凹槽处。

6.根据权利要求5所述的方法，其中，形成所述第一开口包括定时蚀刻工艺。

7.根据权利要求5所述的方法，其中，所述第二开口在所述第一半导体芯片中的导电部件之间延伸，并且，形成所述第二开口暴露出所述第一半导体芯片中的导电部件。

8.根据权利要求5所述的方法，还包括：在所述导电材料上方形成介电覆盖层。

9.根据权利要求5所述的方法，其中，形成所述导电材料包括：在衬层上方形成所述导电材料。

10.一种形成半导体装置的方法，包括：

提供第一衬底，所述第一衬底具有上覆的一个或多个第一介电层和位于所述一个或多个第一介电层中的第一导电互连件；

提供第二衬底，所述第二衬底具有上覆的一个或多个第二介电层和位于所述一个或多个第二介电层中的第二导电互连件；

接合所述第一衬底和所述第二衬底，使所述第一介电层和所述第二介电层相对；

形成第一开口，所述第一开口延伸穿过所述第一衬底并且部分地延伸穿过所述第一介电层，所述第一开口未延伸至所述第一导电互连件；

形成第二开口，所述第二开口从所述第一开口的底部延伸至所述第二导电互连件，所述第二开口暴露出所述第一导电互连件的一部分和所述第二导电互连件的一部分，其中包括在形成所述第一开口之后和在形成所述第二开口之前，在所述第一开口中形成介电衬层；以及

在所述第一开口和所述第二开口中形成导电插塞；

其中，形成所述第二开口包括在所述第一导电互连件的邻近边缘的水平表面处形成凹槽，所述第一开口延伸至所述凹槽处。

11.根据权利要求10所述的方法，其中，在形成所述第二开口期间，将所述第一导电互连件用作掩模。

12.根据权利要求10所述的方法，其中，所述第一开口的宽度为1.3μm。

13.根据权利要求10所述的方法，其中，形成所述导电插塞包括：在所述介电衬层上方形成导电材料。

14.根据权利要求10所述的方法，还包括：在所述导电插塞上方形成介电覆盖层。