[发明专利]快闪存储器装置及其设定方法

权利要求书

1.一种快闪存储器装置，其特征在于，所述快闪存储器装置包括：

一可选电位缓冲器，具有供所述快闪存储器装置进行外部连接的多个主动端；

一快闪存储器部分；

一控制部分，耦接至所述快闪存储器部分；

一第一供应电压端，用以接收一外部供应电压作为一第一供应电压；以及

一供应电压产生器，耦接至所述第一供应电压端，用以自所述第一供应电压产生一内部供应电压以及用以自所述供应电压产生器的一输出提供所述内部供应电压作为一第二供应电压；

其中：

所述可选电位缓冲器被耦接至所述第一供应电压端以及所述输出以选择性地在所述第一供应电压或所述第二供应电压下操作所述多个主动端；

所述可选电位缓冲器包括由所述第一供应电压供电的一第一输入缓冲器，在所述多个主动端中的一输入端耦接操作在所述第一供应电压的一集成电路时致动，使所述快闪存储器装置接收所述输入端输入的信号；

所述可选电位缓冲器包括由所述第二供应电压供电的一第二输入缓冲器与一反相器、以及由所述第一供应电压供电的一电位位移器以及一缓冲器；

所述第二输入缓冲器在所述输入端耦接操作在所述第二供应电压的一集成电路时致动，接收所述输入端的信号，且输出信号至所述反相器；

所述电位位移器为交叉耦合电路，由所述第二输入缓冲器以及所述反相器的输出控制，且输出信号至所述缓冲器，使所述快闪存储器装置接收所述输入端输入的信号；

所述供应电压产生器更包括所述第一供应电压驱动的一源极随耦器以及一比较器；

所述源极随耦器包括一分压电路，且所述源极随耦器依据所述分压电路的一第一电阻器和一第二电阻器的电阻比值提供所述内部供应电压；

所述比较器耦接至所述源极随耦器的所述分压电路；

当所述内部供应电压低于一平衡电位时，所述比较器接收所述分压电路的电压值变小，使所述比较器增加输出的一第一校正电压，进而使所述源极随耦器增加输出的所述内部供应电压；且

当所述内部供应电压高于所述平衡电位时，所述比较器接收所述分压电路的电压值变大，使所述比较器降低输出的该第一校正电压，进而使所述源极随耦器降低输出的所述内部供应电压。

2.根据权利要求1所述的快闪存储器装置，其特征在于，所述快闪存储器装置更包括：

一第二供应电压端，用以接收一外部电压；

所述供应电压产生器更耦接至所述第二供应电压端，用以自所述内部供应电压和所述外部电压提供所述第二供应电压。

3.根据权利要求2所述的快闪存储器装置，其特征在于，所述供应电压产生器包括一电压选择电路用以自所述内部供应电压和所述外部电压选择所述第二供应电压。

4.根据权利要求2所述的快闪存储器装置，其特征在于，所述供应电压产生器包括一电压处理电路，用以根据所述内部供应电压和所述外部电压产生所述第二供应电压。

5.根据权利要求1所述的快闪存储器装置，其特征在于，所述快闪存储器装置更包括一封装型态，所述封装型态将所述可选电位缓冲器、所述快闪存储器部分、所述控制部分以及所述供应电压产生器包含于其内；其中，所述封装型态包括8-pin SOIC 208-mil封装、8-pin VSOP 208-mil封装、8-pad WSON 6x5-mm封装或8-pad WSON 9x6-mm封装的封装型态。

6.根据权利要求1所述的快闪存储器装置，其特征在于，所述快闪存储器装置更包括一封装型态，所述封装型态将所述可选电位缓冲器、所述快闪存储器部分、所述控制部分以及所述供应电压产生器包含于其内；其中，所述封装型态包括16-pin SOIC 300-mil封装或8-pad WSON 8x6-mm封装的封装型态。

7.根据权利要求1所述的快闪存储器装置，其特征在于，所述快闪存储器部分包含一与非门快闪存储器阵列。

8.根据权利要求1所述的快闪存储器装置，其特征在于，所述快闪存储器部分包含一或非门快闪存储器阵列。