[发明专利]快闪存储器装置及其设定方法

说明书

本发明提供了一种快闪存储器装置及其设定方法，该快闪存储器装置可在两种供应电压操作，一种是外部提供的供应电压，另一种则是通过该外部提供的供应电压产生于该快闪存储器装置内部的供应电压。该快闪存储器装置可具有一可选电位的缓冲器，作为与低供应电压或高供应电压集成电路的连接接口。为了提供装置的运用弹性，该快闪存储器装置可设计为可由外部电压源接收一第二供应电压的形式。其中，接收自外部电压源的该第二供应电压，可较该内部产生的供应电压优先使用、或与该内部产生的供应电压结合使用。

技术领域

本发明揭露有关于快闪存储器，特别是有关于双供应电压操作的封装的串列周边接口与非门快闪存储器装置及快闪存储器装置及其设定方法。

背景技术

快闪存储器用于许多不同的存储器装置架构，包括各种并列式和串列式接口以及各种与非门和或非门存储器阵列。虽然快闪存储器内部某些特定操作需要高供应电压(例如3伏特)，但其I／O接口操作可接受高供应电压或低供应电压(例如1.8伏特)。不管系统中的其他集成电路是操作在高或低电压，I／O接口操作对低或高供应电压的选择可允许快闪存储器装置由系统中其他集成电路接收输入以及提供输出给系统中其他集成电路。

一种常见于快闪存储器中用以提供可选的I／O供应电压操作是使用两个供应脚位。一个脚位用于接收V_DD以进行内部操作，另一个脚位则用于接收V_DDQ以进行I／O操作。以这种方式，可施加3伏特至脚位V_DD以供电给该快闪存储器装置的内部操作，并可施加1.8伏特至脚位V_DDQ以兼容其他要求1.8伏特I／O操作的集成电路或施加3伏特至脚位V_DDQ以兼容其他要求3伏特I／O操作的集成电路。

发明内容

本发明揭露的一实施例为一种快闪存储器装置，该装置包括：一可选电位缓冲器，具有供该快闪存储器装置进行外部连接的多个主动端；一快闪存储器部分；一控制部分，耦接至该快闪存储器部分；一第一供应电压端，用以接收来自一外部电压源的一第一供应电压；以及一供应电压产生器，耦接至该第一供应电压端，用以自该第一供应电压产生一内部供应电压以及用以自该供应电压产生器的一输出提供该内部供应电压作为一第二供应电压；该可选电位缓冲器被耦接至该第一供应电压端以及该输出以选择性地在该第一供应电压或该第二供应电压下操作该等主动端。

本发明揭露的另一实施例为一种快闪存储器装置的设定方法。该快闪存储器装置具有在低供应电压输入／输出操作的高供应电压核心电路，该方法包括：在该快闪存储器装置接收一高供应电压；自该高供应电压产生一低供应电压在该快闪存储器装置；施加该高供应电压和该低供应电压至该快闪存储器装置的一缓冲电路，该缓冲电路具有供该快闪存储器装置进行外部连接的多个主动端；以及在该低供应电压下操作该等主动端。

附图说明

图1是一快闪存储器装置的功能方块图；

图2是一SPI-NAND快闪存储器装置的电路功能图；

图3是一INTVDD电压产生器的示范性电路概要图，该INTVDD电压产生器可适用于图2的SPI-NAND快闪存储器装置；

图4是一输入缓冲器的示范性电路概要图，该输入缓冲器可适用于图2的SPI-NAND快闪存储器装置；

图5是一输出缓冲器的示范性电路概要图，该输出缓冲器可适用于图2的SPI-NAND快闪存储器装置；

图6是一实现图5的输出缓冲器的电路概要图。

附图标记

10～快闪存储器装置；

30～控制部分；

40～快闪存储器部分；

60、160、200～INTVDD电压产生器；