[发明专利]多芯片器件及其封装方法

权利要求书

1.一种多芯片器件的封装方法，其特征在于，包括以下步骤：

提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；

将一第一芯片粘附至第一基座的顶面；

利用导电结构将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；

在第二基座的顶面涂覆粘合材料以将一第二芯片粘附至第二基座的顶面。

2.如权利要求1所述的方法，其特征在于，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其邻近所述端部的边界靠近或刚好接触所述端部。

3.如权利要求1所述的方法，其特征在于，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其位于所述端部一侧的周边部分直接将所述端部覆盖住并包覆在内。

4.如权利要求1所述的方法，其特征在于，将第一芯片的一部分焊垫连接至第二基座顶面的步骤中，同时还利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上；以及

完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上。

5.如权利要求1所述的方法，其特征在于，完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上，以及同时利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上。

6.如权利要求4或5所述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。

7.如权利要求1所述的方法，其特征在于，还包括将背面带有非导电粘合胶的一第三芯片粘附至第一、第二芯片上的步骤；

其中，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分被嵌入在所述粘合胶之中；并且

第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住。

8.如权利要求7所述的方法，其特征在于，进行第三芯片的粘贴之前，先利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上；及

在第三芯片的粘贴步骤中，使第三芯片远离键合在第二芯片的焊垫与第二基座附近的引脚之间导电结构。

9.如权利要求7所述的方法，其特征在于，完成第三芯片的粘贴之后，再利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上。

10.如权利要求7所述的方法，其特征在于，在第三芯片的粘合步骤中，同时对金属材质的所述芯片安装单元进行加热以传递热量至粘合胶，以固化所述粘合胶。

11.如权利要求7所述的方法，其特征在于，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分，其相对于第一芯片的正面处于最高点的部位至第一芯片正面的距离，比所述粘合胶的厚度值小。

12.如权利要求8或9所述的方法，其特征在于，完成第三芯片的粘贴之后，利用导电结构将第三芯片正面的一部分焊垫电性连接至第一、第二芯片各自正面的相对应的焊垫上；并且

同时还利用导电结构将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上。

13.如权利要求12所述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。

14.如权利要求1所述的方法，其特征在于，将第一芯片粘贴至第一基座的粘合材料以及将第二芯片粘贴至第二基座的粘合材料皆为导电的粘合材料。