[发明专利]多芯片器件及其封装方法

说明书

技术领域

本发明一般涉及一种功率半导体器件及制备方法，更确切的说，本发明涉及一种至少包含双MOSFET的功率半导体器件及其制备方法。

背景技术

随着芯片封装尺寸缩小的趋势，器件具良好的热传导在半导体工艺和器件性能改善方面所起的作用越来越明显，如何使最终所获得的封装体具有最小尺寸，或者说使内部封装的晶片尺寸最大，这是对半导体行业的一个挑战。尤其是在一些功耗较大的封装类型上，如DC-DC转换器，通常将高端和低端MOSFET封装在同一封装体内，例如美国专利申请US12/188160的第二幅图片展示的集成两个MOSFET的半导体器件。

图1A～1B是包含高端、低端MOSFET的封装流程，先将高端MOSFET21粘贴至基座11上，和将低端MOSFET22粘贴至基座12上，然后在将MOSFET21正面的一些焊垫利用引线16连接到基座12的顶面上，其中很重要的一点就是要求低端MOSFET22远离基座11布置，以便在基座12留出一个较宽的区域来供引线16的键合。图1C展示了图1B中引线16两端的键合点形状，放大了的虚线框16A描述的是引线16键合在MOSFET21的焊垫上的球形焊点又称第一键合点，放大了的虚线框16B描述的是引线16键合在基座12顶面上的楔形焊点又称第二键合点，这个楔形焊点一般都带有针脚式键合段（stitchbond）和拉尾线段（tailbond），其拉尾线为下一个键合循环利用电弧形成金属球做准备。如果低端MOSFET22过于向高端MOSFET21或基座11的方向偏移，导致基座12顶面靠近基座12或者MOSFET21的区域12a比较窄，则引线16想要预期在基座12顶面上形成楔形焊点比较困难。可以参见图1C的劈刀30在基座12顶面形成楔形焊点的动作示意图，如果用于键合楔形焊点的区域12a过窄，劈刀30压焊引线16形成第二键合点的动作中极易碰击到低端MOSFET22的朝向高端MOSFET21的边缘，严重的会造成芯片局部区域崩裂。传统技术一般就是增大基座12的面积，使低端MOSFET22尽量向背离高端MOSFET21或基座11的方向偏移，并且至少保障楔形焊垫的拖尾段到低端MOSFET22的距离大于30mil或更大，来保障劈刀和芯片最小间距从而提高良率，这样带来的负面效应就是最终的器件尺寸过大，所以我们仍然面临着如何缩小器件尺寸的问题。当一些技术人员期翼将引线16替换成尺寸较大的金属片时，这一问题变得更棘手。

图1D的功率控制器件除了集成高、低端MOSFET21'、22'，还整合了一个控制IC23，高端MOSFET21'粘贴在基座11'上，低端MOSFET22'粘贴在基座12'上，控制IC粘贴在基座13上，控制IC23输出例如脉冲宽度调制信号或脉冲频率调制信号来控制高、低端MOSFET22'、22的开启或关闭，其中基座11'、12'、13是彼此分割断开的，高端MOSFET21'正面的一部分焊垫通过金属片25连接到基座12'上，低端MOSFET22'正面的一部分焊垫通过金属片26连接到基座12'附近的引脚14上，控制IC23与高、低端MOSFET21'、22'或其他引脚间通过键合引线连接。高、低端MOSFET21'、22'和控制IC23各自分别被单独承载在基座11'、12'、13上，它们大致位于同一平面，基座11'、12'、13占有一个较大的面积总和，无法达到缩小器件尺寸的目的。

发明内容

在一种实施方式中，本名提供一种多芯片器件的封装方法，包括以下步骤：提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；将一第一芯片粘附至第一基座的顶面；利用导电结构将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；在第二基座的顶面涂覆粘合材料以将一第二芯片粘附至第二基座的顶面。

上述的方法，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其邻近所述端部的边界靠近或刚好接触所述端部。

上述的方法，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其位于所述端部一侧的周边部分直接将所述端部覆盖住并包覆在内。

上述的方法，将第一芯片的一部分焊垫连接至第二基座顶面的步骤中，同时还利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上；以及完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上。