[发明专利]串行信号通信接收端的信号检测电路和方法

权利要求书

1.串行信号通信接收端的信号检测电路，其特征在于：参考电平Vref由信号的输入共模电平VinN产生，而VinN为两路差分预放大器的共同输入部分，两路差分预放大器的输出分别连接到两路差分功率检测电路的栅极，差分检测的源级连接在一起作为一路输出；输出后的电平信号连接到施密特触发器进行比较后连接到数字计数单元，数字计数单元经反相后连接到触发器的差分开关的栅极。

2.根据权利要求1所述串行信号通信接收端信号检测电路，其特征在于：由运放精确控制的电阻比值的方式来实现不同的参考电压Vref，其中VinN连接运放的P端，运放的输出连接到NMOS管的栅极，NMOS管的源级连接运放的N端。

3.根据权利要求1所述串行信号通信接收端信号检测电路，其特征在于：输入共模电平VinN连接到两路差分预放大器的栅极。

4.根据权利要求1所述串行信号通信接收端信号检测电路，其特征在于：预放大器中的电流IBIAS1可以由寄存器来配置，从而可以实现灵活的增益。

5.根据权利要求1所述串行信号通信接收端信号检测电路，其特征在于：预放大器的差分输出分别连接到其中一路的功率检测电路的栅极，它们的源级连接在一起作为输出，在输出端分别连接一个电容和一个小的电流源到地。

6.根据权利要求1所述串行信号通信接收端信号检测电路，其特征在于：信号检测电路的输出信号经过一级反相器后来控制触发器的开关管MN10。

7.根据权利要求1或6所述串行信号通信接收端信号检测电路，其特征在于：当信号检测电路输出逻辑低电平时，反相输出为逻辑高电平，开关管MN10导通，电流源IBIAS4流过开关管MN10，IBIAS4的大小可以通过寄存器配置来调节，从而可以改变触发器阈值电压的大小。

8.根据权利要求1或7所述串行信号通信接收端信号检测电路，其特征在于：为了减小失调，使用了差分对管MN10和MN11，其中MN10管的栅极连接信号检测电路的反向输出，漏极连接到MP0的漏极，而MN11管的栅极接地，漏极连接到MP1的漏极。

9.根据权利要求1所述串行信号通信接收端信号检测电路，其特征在于：为了防止误判，在施密特触发器的输出端连接了一个数字电路实现的计数单元，该计数单元的功能是由一个参考时钟对触发器的输出逻辑电平进行计数（时钟上升沿到来时，读取输出的值，如果为逻辑高电平，则计数器值加1；否则该计数器值保持不变）；当经过1000个时钟周期后，读取计数器器的值，如果它大于900，则计数单元输出逻辑高电平，即表明此时芯片的输入端有信号；反之，则输出逻辑低电平，即表明此时芯片的输入端没有检测到信号。

10.串行信号通信接收端的信号检测方法，如图1所示；图中VinP为芯片的输入信号，VinN是输入共模电平，Vref为由共模电平产生的一个参考电平，并可以通过寄存器来调节它与VinN之间的差值，该差值用于模拟预估的噪声电平；在高速串行通信的接收端的信号比较弱，所以需要先经过预放大器进行放大；然后将放大后的预估噪声信号和实际信号分别连接到功率检测电路进行整流滤波，分别输出电平V1和V2；接着连接至施密特触发器比较输出后得到Vout；为了防止单次误判，在施密特触发器的输出端连接了一个数字电路实现的计数单元，计数单元的输出经反相后连接到施密特触发器的一个输入端（MN10）来控制其阈值电压；当计数单元输出逻辑高电平时，表明芯片输入口有信号；反之，当输出逻辑低电平时，表明芯片输入口没有信号。