[发明专利]串行信号通信接收端的信号检测电路和方法在审
申请号: | 201310696474.X | 申请日: | 2013-12-18 |
公开(公告)号: | CN104734675A | 公开(公告)日: | 2015-06-24 |
发明(设计)人: | 沈炎俊;唐重林;刘寅 | 申请(专利权)人: | 北京华大九天软件有限公司 |
主分类号: | H03K5/19 | 分类号: | H03K5/19 |
代理公司: | 无 | 代理人: | 无 |
地址: | 100102 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 串行 信号 通信 接收 检测 电路 方法 | ||
技术领域
本发明涉及集成电路技术领域,特别是串行信号通信接收端的信号检测电路和方法。
背景技术
在串行信号通信中,发送端发出的信号需要经过线缆传输到接收端,而线缆的长度根据实际的应用场景来决定。通常情况下,线缆长度越长,其对输入信号高频部分的衰减就越多,此外当信号的速率变大时,衰减就更加厉害。因此通常需要在接收端加上一个均衡器,来补偿信号的高频衰减部分。理想情况下,线缆和均衡器级联后在所关心的频率范围内是一条平坦的线,从而可以得到质量比较好的输入信号给后续电路。但是在接收机的前端加上均衡器也会带来的一个问题是,当输入端没有信号时,即只有噪声存在的情况下,均衡器也同样会将其放大,当均衡器的增益比较大时,其输出的噪声信号就会被误认为是正常的信号,从而影响了整个系统。
发明内容
本发明为了解决上述问题,提供了用于串行信号通信接收端的信号检测电路和方法,可以由寄存器配置来模拟噪声的幅度大小,通过输出反馈控制的方式来调节触发器的阈值电压,并引入数字延时单元来防止误判。
本发明的技术方案如下:
串行信号通信接收端的信号检测电路,其特征在于:参考电平Vref由信号的输入共模电平VinN产生,而VinN为两路差分预放大器的共同输入部分,两路差分预放大器的输出分别连接到两路差分功率检测电路的栅极,差分检测的源级连接在一起作为一路输出。输出后的电平信号连接到施密特触发器进行比较后连接到数字计数单元,数字计数单元经反相后连接到触发器的差分开关的栅极。
所述参考电压Vref是由运放精确控制的电阻比值的方式来实现,其中VinN连接运放的P端,运放的输出连接到NMOS管的栅极,NMOS管的源级连接运放的N端。
所述输入共模电平VinN连接到两路差分预放大器的栅极。
所述预放大器中的电流IBIAS1可以由寄存器来配置,从而可以实现灵活的增益。
所述预放大器的差分输出分别连接到其中一路的功率检测电路的栅极,它们的源级连接在一起作为输出,在输出端分别连接一个电容和一个小的电流源到地。
所述信号检测电路的输出信号经过一级反相器后来控制触发器的开关管MN10。
所述当信号检测电路输出逻辑低电平时,反相输出为逻辑高电平,开关管MN10导通,电流源IBIAS4流过开关管MN10,IBIAS4的大小可以通过寄存器配置来调节,从而可以改变触发器阈值电压的大小。
所述为了减小失调,使用了差分对管MN10和MN11,其中MN10管的栅极连接信号检测电路的反向输出,漏极连接到MP0的漏极,而MN11管的栅极接地,漏极连接到MP1的漏极。
所述为了防止误判,在施密特触发器的输出端连接了一个数字电路实现的计数单元,该计数单元的功能是由一个参考时钟对触发器的输出逻辑电平进行计数(时钟上升沿到来时,读取输出的值,如果为逻辑高电平,则计数器值加1;否则该计数器值保持不变)。当经过1000个时钟周期后,读取计数器器的值,如果它大于900,则计数单元输出逻辑高电平,即表明此时芯片的输入端有信号;反之,则输出逻辑低电平,即表明此时芯片的输入端没有检测到信号。
串行信号通信接收端的信号检测方法,如图1所示。图中VinP为芯片的输入信号,VinN是输入共模电平,Vref为由共模电平产生的一个参考电平,并可以通过寄存器来调节它与VinN之间的差值,该差值用于模拟预估的噪声电平;在高速串行通信的接收端的信号比较弱,所以需要先经过预放大器进行放大;然后将放大后的预估噪声信号和实际信号分别连接到功率检测电路进行整流滤波,分别输出电平V1和V2;接着连接至施密特触发器比较输出后得到Vout;为了防止单次误判,在施密特触发器的输出端连接了一个数字电路实现的计数单元,计数单元的输出经反相后连接到施密特触发器的一个输入端(MN10)来控制其阈值电压。当计数单元输出逻辑高电平时,表明芯片输入口有信号;反之,当输出逻辑低电平时,表明芯片输入口没有信号。
本发明的有益效果如下:
采用信号检测电路可以避免噪声带来的误判,从而使得系统可以在只存在信号的情况下正常工作。另外加入了数字计数单元,更加保证了系统的可靠性。
附图说明
图1 为本发明的模块级联框图。
图2 为本发明的预放大器结构示意图。
图3 为本发明的Vref产生电路结构示意图。
图4 为本发明的功率检测结构示意图。
图5 为本发明的施密特触发器及数字延时单元结构示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华大九天软件有限公司;,未经北京华大九天软件有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310696474.X/2.html,转载请声明来源钻瓜专利网。