[发明专利]一种基于内插的全数字高速并行定时同步方法

权利要求书

1.一种基于内插的全数字高速并行定时同步方法，其特征在于包括以下步骤：

（1）并行内插滤波器对接收到的N路并行数字信号分别进行定时同步插值，N是大于1的自然数；并行内插滤波器将插值后的N路并行数字信号对外输出，同时将插值后的N路并行数字信号输入至并行定时误差检测器；

（2）并行定时误差检测器分别计算插值后N路并行数字信号的定时误差信号，并求得平均定时误差信号；将平均定时误差信号输出至环路滤波器；

（3）环路滤波器对平均定时误差信号进行滤波，并输出步长调整信号至并行数字控制振荡器；

（4）并行数字控制振荡器接收步长调整信号，调整并行数字控制振荡器内部控制字，进而调整内插采样点的位置，并行数字控制振荡器将得到的分数间隔补偿信号和内插使能信号输出至并行内插滤波器；

（5）并行内插滤波器根据分数间隔补偿信号和内插使能信号在调整后的内插采样点对N路并行数字信号进行插值同步。

2.根据权利要求1所述的一种基于内插的全数字高速并行定时同步方法，其特征在于：步骤（1）中所述的并行内插滤波器由多个独立的内插滤波器并行构成；内插滤波器由基于多项式的直接型内插滤波器组成。

3.根据权利要求1所述的一种基于内插的全数字高速并行定时同步方法，其特征在于：步骤（2）中所述的并行定时误差检测器包括N个误差检测器和一个均值计算器，插值后的并行数字信号进入N个误差检测器进行定时误差检测，输出定时误差信号至均值计算器得到平均定时误差信号。

4.根据权利要求3所述的一种基于内插的全数字高速并行定时同步方法，其特征在于：步骤（2）中所述的并行定时误差检测器分别计算插值后并行数字信号的定时误差，并求得平均定时误差信号包括以下步骤：

（201）误差检测器采用Gardner算法，对相邻的两路并行数字信号进行定时误差检测，将得到定时误差信号输出至均值计算器；

（202）均值计算器对N路定时误差信号进行均值计算，得到平均定时误差信号。