[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应管（Fin FET）。

请参考图1，图1是现有技术的鳍式场效应管的立体结构示意图，包括：半导体衬底10；位于所述半导体衬底10上凸出的鳍部14；位于所述半导体衬底10表面并覆盖部分鳍部14侧壁的隔离层11，所述隔离层11的表面低于所述鳍部14的顶部；横跨所述鳍部14的顶部和侧壁的栅极结构12，所述栅极结构12包括：栅介质层、位于所述栅介质层表面的栅电极、以及位于栅电极层和栅介质层两侧的侧墙；位于所述栅极结构12两侧鳍部14内的源区和漏区（未示出）。

对于上述鳍式场效应管，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分成为沟道区，有利于增大驱动电流，改善器件性能。

然而，在现有的鳍式场效应管中，源区和漏区之间容易发生源漏穿通的现象，影响鳍式场效应管的性能。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高所形成的鳍式场效应管的性能。

为解决上述问题，本发明提供一种半导体结构及其形成方法，包括：提供衬底，所述衬底具有第一区域，所述第一区域的衬底表面具有第一鳍部；在所述衬底表面和第一鳍部的侧壁表面形成介质层，所述介质层的表面低于所述第一鳍部顶部；对暴露出介质层的部分第一鳍部底部进行第一防损伤注入工艺，所述第一防损伤注入工艺能够防止对第一鳍部的离子注入损伤，在第一鳍部内形成第一防穿通层，所述第一防穿通层的位置与所述介质层表面相对应。

可选的，所述第一防损伤注入工艺的温度为300摄氏度～400摄氏度。

可选的，当第一区域用于形成PMOS晶体管时，所述第一防损伤注入工艺注入的离子包括N型离子，所述N型离子包括磷离子，所述N型离子的掺杂浓度为1E12atom/cm³～5E15atom/cm³。

可选的，当第一区域用于形成PMOS晶体管时，所注入的离子还包括氟离子。

可选的，当第一区域用于形成NMOS晶体管时，所述第一防损伤注入工艺注入的离子包括P型离子，所述P型离子包括硼离子，所述P型离子的掺杂浓度为1E12atom/cm³～5E15atom/cm³。

可选的，当第一区域用于形成NMOS晶体管时，所注入的离子还包括碳离子。

可选的，还包括：所述衬底具有第二区域，所述第二区域的衬底表面具有第二鳍部，所述第二鳍部和第一鳍部所形成的晶体管类型相反；所述介质层还位于所述第二鳍部的侧壁表面，所述介质层的表面低于第二鳍部表面；在形成第一防穿通层之后，对暴露出介质层的部分第二鳍部底部进行第二防损伤注入工艺，所述第二防损伤注入工艺能够防止对第二鳍部的离子注入损伤，在第二鳍部内形成第二防穿通层，所述第二防穿通层的位置与所述介质层表面相对应。

可选的，所述第二防损伤注入工艺的温度为300摄氏度～400摄氏度。

可选的，当第二区域用于形成PMOS晶体管时，所述第二防损伤注入工艺注入的离子包括N型离子，所述N型离子包括磷离子，所述N型离子的掺杂浓度为1E12atom/cm³～5E15atom/cm³。

可选的，当第二区域用于形成PMOS晶体管时，所注入的离子还包括氟离子。

可选的，当第二区域用于形成NMOS晶体管时，所述第二防损伤注入工艺注入的离子包括P型离子，所述P型离子包括硼离子，所述P型离子的掺杂浓度为1E12atom/cm³～5E15atom/cm³。

可选的，当第二区域用于形成NMOS晶体管时，所注入的离子还包括碳离子。

可选的，在所述第一防损伤注入工艺和所述第二防损伤注入工艺之后，采用退火工艺激活第一防穿通层和第二防穿通层。

可选的，在所述第一防损伤注入工艺之后，采用退火工艺激活第一防穿通层。