[发明专利]具有被改造以用于背栅偏置的沟道芯部的场效应晶体管及制作方法

说明书

本发明公开了一种半导体器件，包括衬底和在衬底上形成的源极结构和漏极结构。至少一个纳米线结构将源极结构和漏极结构互连，并且用作源极结构和漏极结构之间的沟道。在所述至少一个纳米线结构表面之上形成栅极结构，以提供对沟道中的载流子的传导率的控制，并且纳米线结构包括用作用于沟道的背偏置电极的中心芯部。

技术领域

本发明总体涉及纳米线场效应晶体管（NWFET）或鳍式场效应晶体管（finFET），其中沟道芯部被改造以并入用于控制阈值电压的特征。更具体地，NWFET的纳米线沟道的芯部或者finFET的鳍部的芯部利用电极材料进行填充，可以向电极材料施加背偏置（backbias）电压。

背景技术

在集成电路（IC）设计中一个最近的趋势是使用纳米线晶体管。图1示例性地示出了常规的纳米线场效应晶体管（NWFET）配置100，其中纳米线101用作将源极102和漏极103互连的沟道。栅极104用于控制沟道纳米线101的传导率。

如图1A所示，栅极全包纳米线FET110具有包围纳米线101的栅极结构111，随后栅极结构111被掺杂多晶硅结构112进一步覆盖。Bangsaruntip等人的第8173933号美国专利中描述了栅极全包纳米线FET的一个示例，其内容通过引用并入本文。

图2示例性地示出了常规finFET200，其中鳍部201用作将源极202和漏极203互连的沟道，栅极204用于控制沟道的传导率。与finFET的鳍部不同，如图1A所示，NWFET100的纳米线沟道的截面图典型地大致为圆形，并且典型地被支撑于衬底上方。

为了优化芯片性能和泄漏，使用了多Vt技术，其中由于不同器件的Vt不同，其具有不同的Ion/Ioff。

然而，特别是伴随着电子器件的小型化，以使用NWFET和finFET并且使用常规加工方法为例，对于NWFET和finFET而言在 不增加晶体管可变性的情况下实现多Vt是很困难的。

也就是说，如图3示例性地所示，常规平面器件以平面方式接收杂质注入，以便得到均匀的杂质分布301。相反地，在纳米线FET/finFET器件310中，沟道区域311的注入是非平面的，因此非均匀杂质分布可能在被栅极电介质层和栅极层（G）围绕的区域导致晶体管可变性312。

发明内容

鉴于常规方法和系统的前述和其它示例问题、缺点和弊端常规，本发明的一个示例性特征是提供用于制作NWFET和finFET的结构和方法，NWFET和finFET具有的特征是，NWFET和finFET的芯部具有被配置用于施加背偏置电压的电极，由此可以提供由阈值电压控制的机构。

在本发明的第一示例方面中，本文所描述了一种半导体器件，包括：衬底；源极结构和漏极结构，形成于衬底上；至少一个纳米线结构，互连源极结构和漏极结构并且用作源极结构和漏极结构之间的沟道；以及栅极结构，形成于至少一个纳米线结构之上，以提供对沟道中的载流子的传导率的控制，并且纳米线结构包括用作用于沟道的背偏置电极的中心芯部。

本发明的其他方面、特征和优点将在随后的公开内容和所附的权利要求而更加明显。

附图说明

将从参照附图对本发明的一个示例实施例的以下具体描述中更好地理解的前述和其它示例目的、方面和优点，其中：

图1示例性地示出了常规NWFET100；

图1A示例性地示出了具有包围纳米线101以提供栅极全包配置110的栅极结构111的常规NWFET；

图2示例性地示出了常规finFET200；

图3图示了与平面器件300的均匀注入特性301相比纳米线FET/finFET310的非均匀注入特性311；