[发明专利]串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法

权利要求书

1.一种访问方法，用于串行外围接口快闪存储器，其中所述串行外围接口快闪存储器包含快闪存储器阵列并支持多个数据流，所述访问方法包含：

接收流启动指令，用于所述多个数据流中的数据流，其中所述流启动指令包含所述数据流的存取类型及识别码；

接收地址信息，其中所述地址信息包含所述快闪存储器阵列的页面的页面地址及地址指针；以及

根据所述流启动指令及所述页面地址，由所述快闪存储器阵列中读取数据至对应于所述数据流的流寄存器，或根据所述流启动指令，将待写入所述快闪存储器阵列的数据储存入对应于所述数据流的所述流寄存器中，

在完成所述读取或所述储存操作后，接收连续存取指令，用于所述数据流，其中所述连续存取指令包含所述数据流的所述识别码；以及

根据所述存取类型及所述地址指针，将所述数据由对应于所述数据流的所述流寄存器中输出，或将所述数据写入所述快闪存储器阵列；

其中所述地址指针在所述数据输出或写入后增加，并且下次接着存取所述数据流时，在无需再次接收所述地址信息情况下，根据增加后的所述地址指针将所述数据由对应于所述数据流的所述流寄存器中直接输出，或将所述数据写入所述快闪存储器阵列。

2.根据权利要求1所述之访问方法，其特征在于进一步包含：

当所述地址指针进入所述页面的页面边界区域时，预取靠近所述页面的另一页面的数据。

3.一种访问控制方法，用于串行外围接口快闪存储器，其中所述串行外围接口快闪存储器包含快闪存储器阵列并支持多个数据流，所述访问方法包含：

发送流启动指令至所述串行外围接口快闪存储器，其中所述流启动指令用于所述多个数据流中的数据流，且所述流启动指令包含所述数据流的存取类型及识别码；

发送地址信息至所述串行外围接口快闪存储器，其中所述地址信息包含所述快闪存储器阵列的页面的页面地址及地址指针；根据所述流启动指令及所述页面地址，控制所述串行外围接口快闪存储器由所述快闪存储器阵列中读取数据至对应于所述数据流的流寄存器，或根据所述流启动指令，控制所述串行外围接口快闪存储器将待写入所述存储器阵列的数据储存入对应于所述数据流的所述流寄存器，

在完成所述读取或所述储存操作后，发送连续存取指令至所述串行外围接口快闪存储器，其中所述连续存取指令用于所述数据流，且所述连续存取指令包含所述数据流的所述识别码；以及

根据所述存取类型及所述地址指针，控制所述串行外围接口快闪存储器由对应于所述数据流的所述流寄存器中输出所述数据，或将所述数据写入所述快闪存储器阵列；

其中，所述地址指针在所述数据输出或写入后增加，并且下次接着存取所述数据流时，在无需再次发送所述地址信息情况下，根据增加后的所述地址指针将所述数据由对应于所述数据流的所述流寄存器中直接输出，或将所述数据写入所述快闪存储器阵列。

4.根据权利要求3所述之访问控制方法，其特征在于进一步包含：

当所述地址指针进入所述页面的页面边界区域时，控制所述串行外围接口快闪存储器预取靠近所述页面的另一页面的数据。

5.一种串行外围接口快闪存储器，支持多个数据流，所述串行外围接口快闪存储器包含：

快闪存储器阵列；

多个流寄存器，每个流寄存器对应于所述多个数据流中的一个；以及

控制逻辑，耦接于所述快闪存储器阵列及所述多个流寄存器，接收用于所述多个数据流中的数据流的流启动指令及地址信息，其中所述流启动指令包含所述数据流的存取类型及识别码，以及所述地址信息包含所述快闪存储器阵列的页面的页面地址及地址指针；

其中，数据根据所述流启动指令及所述页面地址由所述快闪存储器阵列中读取至对应于所述数据流的流寄存器，或所述数据根据所述流启动指令储存入对应于所述数据流的所述流寄存器中，在完成所述读取或所述储存操作后，所述控制逻辑进一步接收用于所述数据流的连续存取指令，所述连续存取指令包含所述数据流的所述识别码，其中，所述数据根据所述存取类型及所述地址指针由对应于所述数据流的所述流寄存器中输出或写入所述快闪存储器阵列，以及所述控制逻辑在所述数据输出或写入后增加所述地址指针，并且下次接着存取所述数据流时，在无需再次接收所述地址信息情况下，根据增加后的所述地址指针将所述数据由对应于所述数据流的所述流寄存器中直接输出，或将所述数据写入所述快闪存储器阵列。