[发明专利]处理器用指令存储系统有效
| 申请号： | 201310722652.1 | 申请日： | 2013-12-24 |
| 公开（公告）号： | CN103810117B | 公开（公告）日： | 2017-03-22 |
| 发明（设计）人： | 郑茳;肖佐楠;匡启和;竺际隆;张艳丽;李利 | 申请（专利权）人： | 苏州国芯科技有限公司 |
| 主分类号： | G06F12/02 | 分类号： | G06F12/02;G06F12/0877 |
| 代理公司： | 苏州创元专利商标事务所有限公司32103 | 代理人： | 马明渡,王健 |
| 地址： | 215011 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理 器用 指令 存储系统 | ||
1. 一种处理器用指令存储系统，包括CPU处理单元（1）、指令存储器（2）和高速缓存单元（3）；其特征在于：所述高速缓存单元（3）包括地址路径模块（4）、数据路径模块（5）、控制逻辑模块（6）和指令存储模块（7）；所述地址路径模块（4）位于CPU处理单元（1）和指令存储器（2）之间，用于将来自CPU处理单元（1）的指令读/编程地址信息传输到指令存储器（2）；所述数据路径模块（5）位于CPU处理单元（1）和指令存储器（2）之间，用于响应CPU处理单元（1）的读请求将位于指令存储器（2）内的指令信息传输给CPU处理单元（1），或者，响应CPU处理单元（1）发出的指令编程操作，改变指令存储器（2）内的指令内容；所述控制逻辑模块（6）根据来自CPU处理单元（1）的读/编程控制信号和来自指令存储器（2）的响应信号，控制地址路径模块（4）和数据路径模块（5）；
所述指令存储模块（7）存储若干个指令段，该指令段由指令地址位、指令状态位和指令数据位组成，所述指令数据位用于存储来自指令存储器（2）的指令信息，所述指令地址位用于存储指令数据位中指令信息在指令存储器（2）中对应的指令地址信息，所述指令状态位用于标识所述指令段中指令信息是否有效；
所述指令存储模块（7）包括指令数据寄存器（71）、指令地址寄存器（72）、状态寄存器（73），所述指令数据寄存器（71）用于集中存放所述若干个指令段中各自的指令信息，所述指令地址寄存器（72）用于集中存放所述若干个指令段中各自的指令地址信息，所述状态寄存器（73）用于集中存放所述若干个指令段中各自的有效状态信息；
当CPU处理单元（1）向所述指令存储器（2）进行指令编程操作时，如果指令地址寄存器（72）内指令地址信息与所述指令编程操作的指令地址信息匹配，则状态寄存器（73）中相应的指令状态位置“0”即无效；当CPU处理单元（1）向所述指令存储器（2）读指令信息时，读出的指令信息会根据其地址填充到所述指令数据寄存器（71）相应位置，同时，指令地址寄存器（72）存放读出的指令信息在指令存储器（2）的地址信息，且状态寄存器（73）中相应的指令状态位置“1”即有效。
2. 根据权利要求1所述的处理器用指令存储系统，其特征在于：所述指令数据位存放至少2个指令信息。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州国芯科技有限公司，未经苏州国芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310722652.1/1.html，转载请声明来源钻瓜专利网。
