[发明专利]一种差分的浮栅型DRAM存储单元无效
| 申请号： | 201310723105.5 | 申请日： | 2013-12-25 |
| 公开（公告）号： | CN103745742A | 公开（公告）日： | 2014-04-23 |
| 发明（设计）人： | 李力南;翁宇飞 | 申请（专利权）人： | 苏州宽温电子科技有限公司 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215000 江苏省苏州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 种差 浮栅型 dram 存储 单元 | ||
【权利要求书】：
1.一种差分的浮栅型DRAM存储单元，其特征在于：包括单管浮栅动态存储单元晶体管M1和单管浮栅动态存储单元晶体管M2，所述晶体管M1和晶体管M2的上面是源线SL控制电路模块，所述晶体管M1和晶体管M2的下面是位线BL控制电路模块和灵敏放大电路模块，所述晶体管M1和所述晶体管M2的源极分别作为存储单元的两根源线SL1和SL2；所述晶体管M1和所述晶体管M2的漏极分别作为存储单元的两根位线BL1和BL2；所述晶体管M1和所述晶体管M2的第二层栅极作为存储单元的控制栅CG1和CG2。
2.根据权利要求1所述的差分的浮栅型DRAM存储单元，其特征在于：所述晶体管M1和晶体管M2对称分布，构成差分型浮栅存储单元。
3.根据权利要求1所述的差分的浮栅型DRAM存储单元，其特征在于：所述源线SL控制电路模块包括第一编译码电路，第一编译码电路通过地址信号控制，同时提供电源，所述位线BL控制电路放大模块包括第二编译码电路，所述灵敏放大电路模块读取数据的任务。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州宽温电子科技有限公司，未经苏州宽温电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310723105.5/1.html，转载请声明来源钻瓜专利网。
