[发明专利]集成电路的阱的制造方法

说明书

技术领域

本发明涉及一种集成电路的阱的制造方法，属于半导体器件制造技术领域。

背景技术

纯净且具有完整晶体结构的半导体称为本征半导体，比如本征硅和本征锗，集成电路常用的半导体材料是硅。在本征半导体中人为的掺入杂质元素，即形成杂质半导体，比如：在本征硅中掺入ⅤA族元素，形成的杂质半导体为N型半导体；在本征硅中掺入ⅢA族元素，形成的杂质半导体为P型半导体。根据其掺入杂质的多少，也即N型半导体或P型半导体的掺杂浓度的大小，可以把杂质半导体分为重掺杂和轻掺杂两种类型。

集成电路是通过在衬底上实施一系列工艺步骤形成微细的半导体器件、以及由这些器件组成一定功能的电路结构，然后封装形成的；这些工艺步骤包括光刻、刻蚀、掺杂（包括离子注入等掺杂工艺）、热处理、生长薄膜层等。通常，衬底为轻掺杂的N型半导体或P型半导体。

在集成电路的结构中，所有器件都是制作在阱的表层之中或其表面之上的，阱是制作在衬底的表层之中的具有一定深度的掺杂区域，按照其掺杂类型可分为N阱和P阱。通常，N阱的掺杂元素可以为磷、砷或锑，P阱的掺杂元素为硼。

通常，阱的实施工艺属于集成电路的前道工序，在完成阱的制作之后，在阱的表层之中及其表面之上制作二极管、三极管、MOS管、电阻、电容等器件。

集成电路中所集成的各类器件对阱的掺杂类型和掺杂浓度要求是不一样的，通常集成电路可具有2-4种不同的阱。如图1所示，在复杂的集成电路中，往往要求有两种掺杂浓度的N阱和两种掺杂浓度的P阱，即第一N阱10、第二N阱30、第一P阱20和第二P阱40，其中第一N阱10和第二N阱30的掺杂浓度不相等，第一P阱20和第二P阱40的掺杂浓度不相等。

通常阱的制作需要通过光刻工艺来实现。光刻工艺的具体步骤例如：在衬底表面涂覆光刻胶，然后去除预设区域的光刻胶，在所述预设区域形成光刻胶窗口，所述光刻胶窗口区域之外的区域的光刻胶对后续注入掺杂或刻蚀工艺形成掩蔽作用，在所述注入掺杂或刻蚀工艺完成之后，去除覆盖在所述衬底表面的剩余光刻胶。

传统方法中，通常需要采用四次光刻实现上述四种阱的制作，即分别采取光刻工艺，在预设区域形成光刻胶窗口，然后对所述预设区域注入所需类型和浓度的杂质，然后进行热处理，形成第一N阱、第二N阱、第一P阱和第二P阱。众所周知，光刻工艺的成本很高，从而导致以上传统方法的工艺成本较高。

发明内容

本发明提供一种集成电路的阱的制造方法，能够制造两种不同掺杂浓度的N阱和两种不同掺杂浓度的P阱，同时降低了光刻的次数，节约了工艺成本。

本发明提供一种集成电路的阱的制造方法，其包括：

在衬底表面形成初始氧化层，在初始氧化层表面淀积氮化硅，形成氮化硅层；

在氮化硅层表面涂覆光刻胶，去除第一预设区域的光刻胶和氮化硅，使该第一预设区域内暴露出初始氧化层；

在所述第一预设区域的衬底的表层形成第一元素掺杂区，去除所述第一预设区域之外的光刻胶，在所述第一元素掺杂区的表面形成第一氧化层，所述第一氧化层的厚度大于所述初始氧化层的厚度；

去除所述第一预设区域之外的氮化硅，在初始氧化层和第一氧化层表面重新形成氮化硅层，在其表面涂覆光刻胶，去除第二预设区域的光刻胶和氮化硅，所述第二预设区域包括与第一预设区域重合的第三预设区域，以及与第一预设区域不重合的第四预设区域；

在所述第四预设区域的衬底的表层形成第二元素掺杂区，去除所述第二预设区域之外的光刻胶，在所述第二元素掺杂区的表面形成第二氧化层，在所述第三预设区域形成第三氧化层，所述第三氧化层的厚度大于所述第一氧化层；

去除所述第二预设区域之外的氮化硅，在所述第一预设区域和所述第二预设区域之外的衬底表层形成第二元素掺杂区；

对经上述处理的衬底进行热处理，以使得上述第一元素和第二元素扩散形成P阱和N阱；

其中所述第一元素或第二元素选自硼元素和ⅤA族元素中的一种，且所述第一元素和第二元素不同族。

本发明中，所述第一元素和第二元素可分别独立地选自于硼元素和ⅤA族元素中的一种。例如所述第一元素为硼元素，所述第二元素为选自ⅤA族元素中的一种；或者所述第一元素为选自ⅤA族元素中的一种，所述第二元素为硼元素。

进一步地，所述第一元素为硼元素，所述第二元素为磷元素。

进一步地，在所述第一预设区域和所述第二预设区域之外的衬底表层形成与在所述第四预设区域的所述衬底表层形成的第二元素掺杂区的掺杂浓度不同的第二元素掺杂区。