[发明专利]一种阵列基板的制作方法、阵列基板和显示装置有效
申请号: | 201310727100.X | 申请日: | 2013-12-25 |
公开(公告)号: | CN103700626B | 公开(公告)日: | 2017-02-15 |
发明(设计)人: | 田肖雄;张卓;邓伟 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
代理公司: | 北京银龙知识产权代理有限公司11243 | 代理人: | 许静,安利霞 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 阵列 制作方法 显示装置 | ||
1.一种阵列基板的制作方法,其特征在于,所述方法包括:
在衬底基板的第一面形成栅线、栅极和覆盖栅线和栅极的栅绝缘层;
在栅绝缘层上形成半导体薄膜;
利用所述栅极和栅线作为掩膜对所述半导体薄膜进行构图,形成位于所述栅线和栅极所在区域内部的源半导体层;
利用所述源半导体层制作目标半导体层。
2.如权利要求1所述的阵列基板的制作方法,其特征在于,利用所述栅极和栅线作为掩膜对所述半导体薄膜进行构图,形成位于所述栅线和栅极所在区域内部的源半导体层具体为:
在包括所述半导体薄膜的基板上形成正性光刻胶薄膜;
从所述基板的与第一面相对的第二面对所述正性光刻胶薄膜进行曝光处理;
对曝光后的正性光刻胶薄膜进行显影,去除位于栅线和栅极所在区域之外的被曝光的正性光刻胶,以暴露位于栅线和栅极所在区域外的半导体薄膜;
去除暴露出的位于栅线和栅极所在区域外的半导体薄膜,得到所述源半导体层。
3.如权利要求1或2所述的阵列基板的制作方法,其特征在于,利用所述源半导体层制作目标半导体层的步骤在形成源漏电极薄膜之前,通过一次构图工艺完成。
4.如权利要求3所述的阵列基板的制作方法,其特征在于,所述利用所述源半导体层制作目标半导体层的步骤具体包括:
在所述源半导体层上形成正性光刻胶薄膜;
对所述正性光刻胶薄膜进行曝光处理;
对曝光后的正性光刻胶薄膜进行显影,去除位于预定形成薄膜晶体管和数据线的区域之外的被曝光的正性光刻胶,以暴露位于预定形成薄膜晶体管和数据线的区域之外的源半导体层;
去除暴露出的位于预定形成薄膜晶体管和数据线的区域之外的源半导体层,得到所述目标半导体层。
5.如权利要求1或2所述的阵列基板的制作方法,其特征在于,利用所述源半导体层制作目标半导体层的步骤和制作数据线以及薄膜晶体管的源、漏电极一起完成。
6.如权利要求5所述的阵列基板的制作方法,其特征在于,制作目标半导体层和制作薄膜晶体管的源、漏电极通过半掩膜工艺一次构图形成。
7.如权利要求6所述的阵列基板的制作方法,其特征在于,所述利用所述源半导体层制作目标半导体层的步骤具体包括:
在所述源半导体层之上形成源漏电极薄膜;
去除预定形成薄膜晶体管和数据线的区域之外的源漏电极薄膜和预定形成薄膜晶体管和数据线的区域之外的源半导体层;
对保留在预定形成薄膜晶体管的区域内的源漏电极薄膜进行刻蚀处理,形成源、漏电极。
8.一种使用权利要求1-7中任意一项制作的阵列基板。
9.一种显示装置,包括权利要求8所述的阵列基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310727100.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种三角面架式装饰壁挂件
- 下一篇:一种连接器接口
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造