[发明专利]使用沟道自对准硅化物布线层的方法

权利要求书

1.一种制造半导体装置的方法，包含：

在基底上提供至少一个栅极结构；

提供朝垂直方向与该至少一个栅极结构相交的第一与第二鳍结构；

提供自对准硅化物层的第一、第二以及第三组区段，该第一、第二以及第三组中的每一个具有不同的垂直位置，借由该至少一个栅极结构中的其中一个栅极结构而彼此分离，其中，该第二组将该第一与第三组分开，以及该第一、第二以及第三组区段的每一个包含具有沿着与该垂直方向垂直的水平方向延伸的长度的区段；提供该自对准硅化物层的该第一组区段内的第一区段，该第一区段与该第二鳍结构连接并且与该第一鳍结构分离；以及

提供该自对准硅化物层的该第二组区段内的第二区段，该第二区段选择性与该第一鳍结构连接并且与该第二鳍结构分离；

其中，该自对准硅化物层的区段的位置用于在1-1-2型静态随机存取内存(SRAM)结构与1-2-2型静态随机存取内存(SRAM)结构之间选择。

2.根据权利要求1所述的方法，包含：

提供与该至少一个栅极结构相交的第三、第四、第五以及第六鳍结构，该第二鳍结构与该第一和第三鳍结构分离，该第四鳍结构与该第三和第五鳍结构分离，并且该第五鳍结构与该第四和第六鳍结构分离；

提供具有与该第二和第三鳍结构连接的该第一区段、与该第四鳍结构连接的区段以及与该第五和第六鳍结构连接的区段的该第一组；

提供具有与该第一鳍结构连接的区段、与该第二和第三鳍结构连接的区段、与该第四鳍结构连接的区段以及与该第五和第六鳍结构连接的区段的该第二组；以及

提供具有与该第一鳍结构连接的区段、与该第二和第三鳍结构连接的区段以及与该第五和第六鳍结构连接的区段的该第三组。

3.根据权利要求2所述的方法，包含：

在该基底上提供具有第一拉降(PD)晶体管、第一沟道栅(PG)晶体管、第一拉升(PU)晶体管、第二拉降(PD)晶体管、第二沟道栅(PG)晶体管以及第二拉升(PU)晶体管的静态随机存取内存(SRAM)位单元，该第一组区段在该第一拉降晶体管、第一沟道栅晶体管以及第一拉升晶体管上形成，以及该第三组区段在该第二拉降晶体管、第二沟道栅晶体管以及第二拉升晶体管上形成，其中该第一区段于该第一沟道栅晶体管上。

4.根据权利要求1所述的方法，包含：

提供与该至少一个栅极结构相交的第三、第四、第五以及第六鳍结构，该第三鳍结构将该第二与第四鳍结构分开，并且该第五鳍结构将该第四与第六鳍结构分开；

提供具有与该第二鳍结构连接的该第一区段、与该第四鳍结构连接的区段以及与该第五和第六鳍结构连接的区段的该第一组；

提供具有与该第三鳍结构连接的区段、与该第四鳍结构连接的区段以及与该第五和第六鳍结构连接的区段的该第二组；以及

提供具有与该第一和第二鳍结构连接的区段、与该第三鳍结构连接的区段以及与该第五鳍结构连接的区段的该第三组。

5.根据权利要求4所述的方法，包含：

在该基底上提供具有第一拉降晶体管、第一沟道栅晶体管、第一拉升晶体管、第二拉降晶体管、第二沟道栅晶体管以及第二拉升晶体管的静态随机存取内存位单元，该第一组区段在该第一拉降晶体管、第一沟道栅晶体管以及第一拉升晶体管上形成，以及该第三组区段在该第二拉降晶体管、第二沟道栅晶体管以及第二拉升晶体管上形成，其中，该第一区段于该第一沟道栅晶体管上。

6.根据权利要求1所述的方法，包含：

在该基底上提供只读存储器(ROM)位单元，该第二鳍结构和该第一区段在该只读存储器位单元上形成；以及

提供沿着该水平方向形成的自对准硅化物层的该第二组区段的第二区段，借由予以选择性连接或与该第二鳍结构分离而指示该只读存储器位单元的状态，该第一组区段的第一区段和该第二组区段的第二区段在该基底上具有不同的垂直位置，并且借由该至少一个栅极结构中的其中一个栅极结构而彼此分离。

7.根据权利要求1所述的方法，其特征在于，该自对准硅化物层为沟道自对准硅化物层，该方法更包含：

提供依该垂直方向具有相等并且未中断的跨距的该第一与第二鳍结构；以及

在该基底上提供与该自对准硅化物层分离的第三鳍结构。