[发明专利]非易失性存储装置

说明书

相关申请

本申请以美国临时专利申请61/844，234号(申请日:2013年7月9日)作为基础申请，享受优先权。本申请通过参照该基础申请，包含基础申请的全内容。

技术领域

实施例涉及非易失性存储装置。

背景技术

为了实现下一代的非易失性存储装置，进一步进行3维构造的存储单元阵列的开发。例如，具有设置在与成为基底的半导体基板垂直的方向延伸的多个位线，沿各个延伸方向配置多个存储单元的构造。这样的构造的存储单元阵列中，采用在位线的侧壁设置存储层的单元构造。为了增大存储容量，通常采用隔着位线使2个存储单元相向的构造。

该场合，隔着位线相向的2个存储单元中，选择一个存储单元时，其工作可能影响另一个存储单元的存储状态。这样的现象成为所谓“串扰”的误工作的要因，存储装置的可靠性降低。

发明内容

本发明的实施例抑制非易失性存储装置中的串扰。

实施例的非易失性存储装置具备：第1布线，在第1方向延伸；第2布线，在与上述第1方向正交的第2方向延伸，与上述第1布线电连接；多个第3布线，在与上述第1方向交叉且与上述第2方向正交的第3方向分别延伸。上述多个第3布线在上述第2布线的两侧中，沿着上述第2方向并排设置。上述装置还具备：第1存储层，设置在上述多个第3布线中隔着上述第2布线相向的2个第3布线的一方和上述第2布线之间；第2存储层，设置在上述2个第3布线的另一方和上述第2布线之间。上述第2布线在与上述第1存储层连接的第1部分和与上述第2存储层连接的第2部分之间具有块部。

附图说明

图1是示意表示第1实施例的非易失性存储装置的存储单元阵列的斜视图的一例。

图2是示意表示从第1实施例的存储单元阵列的上方俯视的构造的透视图的一例。

图3是表示第1实施例的非易失性存储装置的方框图的一例。

图4是示意表示第1实施例的存储单元阵列的截面图的一例。

图5A及5B是表示比较例的存储单元阵列的示意图。

图6A及6B是表示第1实施例的存储单元阵列的示意图的一例。

图7～图11C是表示第1实施例的存储单元阵列的制造过程的示意图的一例。

图12是表示第1实施例的变形例的存储单元阵列的示意图的一例。

图13A～13C是表示第1实施例的其他变形例的存储单元阵列的示意图的一例。

图14是示意表示第2实施例的存储单元阵列的截面图的一例。

图15是示意表示第3实施例的非易失性存储装置的存储单元阵列的截面图的一例。

具体实施方式

以下，参照图面说明实施例。图面中的同一部分附上同一编号，其详细说明适当省略，说明不同的部分。另外，图面是示意图或概念图，各部分的厚度和宽度的关系、部分间的大小的比率等不一定与现实相同。另外，即使表示相同部分时，也可能通过图面以互异的尺寸、比率表示。

以下的说明中，参照图中所示相互正交的3轴方向，即，X方向、Y方向、Z方向，说明各构成要素的配置。另外，也有以Z方向为上方，其相反方向作为下方进行说明的情况。

[第1实施例]

第1实施例的非易失性存储装置100具备3维构造的存储单元阵列1。存储单元阵列1例如包含多个阻抗变化型存储单元MC。

以下，参照图1～图4，说明第1实施例的非易失性存储装置100。

图1是示意表示存储单元阵列1的斜视图的一例。存储单元阵列1具备：在第1方向延伸的第1布线；在与第1方向正交的第2方向延伸，与第1布线电连接的第2布线；在与第1方向交叉并与第2方向正交的第3方向分别延伸的多个第3布线。

该例中，第1方向设为X方向，第2方向设为Z方向，第3方向设为Y方向。各布线的延伸方向相互正交，但是不限于严格意义的正交。例如，容许由于制造技术等引起的正交偏差，只要大致正交的状态即可。另外，第3方向不限于与X方向正交的Y方向，只要是X-Y平面内与X方向交叉的方向即可。

第1布线例如是全局位线10，在X方向延伸。另外，存储单元阵列1具有多个全局位线10。多个全局位线10设为相互平行，在Y方向并排配置。

第2布线是例如本地位线20，在Z方向延伸。本地位线20经由选择元件50例如薄膜晶体管(Thin Film Transistor:TFT)与全局位线10电连接。一个全局位线10与多个本地位线20电连接。