[发明专利]使用可选择同步器跨异步边界数据同步以最小化延迟

说明书

技术领域

本发明涉及数据同步，并且更具体地涉及同步器。

背景技术

很多数字系统都有多个时钟域。举例来说，CPU可以操作在一个时钟域而动态随机存取存储器（DRAM）模块可以操作在不同的时钟域。在一些现代处理器中，可以将多个时钟域合并在相同的硅片上。换言之，单个处理器可以具有运行在不同的时钟域的多个子单元。当跨异步边界传送信号时（即从一个时钟域到另一个时钟域），信号必须被同步以防止亚稳态和同步故障。当数据信号跃迁太接近于在接收电路中的时钟边沿的跃迁时可能造成亚稳态，这可能造成接收电路中的电路元件上的电压变成亚稳定的（即，得到在逻辑高和逻辑低之间的值，其可能注册为逻辑高或者逻辑低）。

传统上，电路设计者设计同步器以可靠地采样在异步电路之间传送的信号。简单的同步器包括两个串联耦合的触发器，第一触发器的输出端连接到第二触发器的输入端。信号连接到第一触发器的输入端并且两个触发器都使用接收电路的时钟域来钟控。第二触发器的输出被从到第一触发器的所采样的输入时延多达接收时钟的两个时钟周期，以允许用于利用接收电路的时钟域稳定所采样的信号的时间。这样的电路通常称为2级同步器。可以将附加的级（即，触发器）添加到电路，以增加同步器的平均故障间隔时间（MTBF）来确保基本上不可能由于亚稳态而发生故障。然而，同步器中的每个附加的级在发射器发送信号的时间和接收器能够采样信号的时间之间添加了附加延迟（即，时钟周期）。

设计者可以根据为最极端的条件下的最关键的应用定制的规范来设计同步器。举例来说，设计者可以确保当电路操作在高频率和极端温度时（例如，在-40℉时5GHz），同步器电路的MTBF是10，000年。当设备的应用需要高可靠性时，则需要确保极端操作条件下的高MTBF（例如，在起搏器、防御系统等中使用的处理器）。设计与极端操作条件下的高MTBF相关联的同步器的结果是，可能需要具有高延迟的同步器（例如，具有5个周期的延迟的5级同步器）。与这样的同步器相关联的高延迟对于对故障具有较高宽容度（例如，1天的MTBF）但是需要低的延迟的其他应用是不利的。因此，需要解决与现有技术相关联的该问题和/或其他问题。

发明内容

公开了包括用于跨异步边界同步数据的可选择同步器电路的系统和装置。装置包括与第一时钟域相关联的单元和耦连到单元并与第二时钟域相关联的同步器子单元（SSU）。同步器子单元包括两个或更多个同步器和配置为选择两个或更多个同步器的一个输出的选择器逻辑。

附图说明

图1A示出了根据一个实施例的实现可选择同步器电路的设备；

图1B示出了根据一个实施例的、图1A的SSU；

图2示出了根据一个实施例的、用于经由握手信令实现时钟同步的技术；

图3A示出了根据一个实施例的2级同步器；

图3B示出了根据一个实施例的3级同步器；

图3C示出了根据一个实施例的1.5级同步器；

图4A示出了根据一个实施例的、包括在SSU中以帮助两个同步器之间正确地跃迁的旁路电路；

图4B示出了根据一个实施例的、时延子电路；以及

图5示出了前面各种实施例的各种架构和/或功能性可以在其中实现的示例性系统。

具体实施方式

同步器设计可以基于期望使用电路来实现的最关健的应用来确定。虽然特定应用可能需要高延迟成本的极端高可靠性，但其他少数关健应用可以从较低延迟的同步器获得益处。与针对特定应用制造不同部件相关联的高成本，使得针对无数不同应用和操作条件设计不同的同步器是不切实际的。然而，设计中可以包括多个同步器，并且可以选择用于应用的正确的同步器以提供可靠性和延迟的最佳组合。

举例来说，可以设计包括两个可选择同步器的处理器，即第一较低延迟、较低可靠性的2级同步器和第二高延迟、较高可靠性的N级同步器。举例来说，N级同步器可以是3级同步器，其与2级同步器相比提供更高的可靠性。处理器可以配置为基于具体应用使用第一同步器或者第二同步器。举例来说，在预期用于起搏器的处理器中选择第二同步器，而在预期用于诸如移动电话的非关键消费者电子设备的处理器中选择第一同步器。