[发明专利]一种用于填充虚拟图案和参考图层相关性检查的版图结构

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种用于自动填充虚拟图案和参考图层相关性检查的版图结构及方法。

背景技术

集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸（critical dimension，CD）。随着半导体技术的不断发展，器件的关键尺寸越来越小，正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。

随着半导体技术器件尺寸的不断缩小，当所述半导体器件尺寸缩小至纳米级别，可制造性设计（Design for Manufacturing，DFM）在半导体工业纳米设计流程方法学中已变得越来越重要。所述DFM是指以快速提升芯片良率的生产效率以及降低生产成本为目的，统一描述芯片设计中的规则、工具和方法，从而更好地控制集成电路向物理晶圆的复制，是一种可预测制造过程中工艺可变性的设计，使得从设计到晶圆制造的整个过程达最优化。

在所述DFM过程中自动加入虚拟图案（dummy）变得越来越重要，所述虚拟图案可以帮助改善目标图案的密度分布，使所述器件性能更加均一，增加平坦化、光刻、蚀刻等工艺的制程能力。

完整的虚拟图案质量合格保证方法（Complete dummy QA）变的非常重要，但是通常需要耗费大量的时间以及人力来达到所述QA的要求，特别是在QA中的“虚拟图案和参考图层之间的相关性检查”步骤中，数目众多的参考图层需要进行相关性的检查，但是现有技术中常规的测试版图往往不能够包含所有的参考图案。

现有技术中所述质量保证（QA）流程，如图1所示，包括：（1）设计虚拟图案建立填充程式（script）；（2）选取典型的图样版图；（3）用填充程式为图样版图制备虚拟图案；（4）将所述虚拟图案插入到原始图样版图中；（5）执行DRC检查；其中，所述DRC检查包括（1）原始图样版图的主设计规则检查；（2）插入虚拟图案后的版图中虚拟图案的检查规则的检查；（3）整个版图（包括原始图样版图以及插入的虚拟图案）的密度规则检查。

其中在现有技术的QA中，所述“虚拟图案和参考图层之间的相关性检查”完全取决于样品版图，由此带来以下缺点：首先，即使结合多重样品版图（combine multi-sample-layouts），也不能包含虚拟图案的检查规则以及虚拟图案插入规则中所有的参考图层，例如在20nm技术节点中包含40个参考图层，但是常规的样品版图系统中不可能包含这么多的参考图层；其次，在样品版图中，即使存在某个特定的参考版图（one certain reference layer），所述参考图层原则上不允许虚拟图案插入，但是有时候自动虚拟图案没有插入的真实原因，不是因为此参考图层阻止虚拟图案插入的功能在填充程式里生效，而是因为所述参考图层版图中没有足够的空间使所述自动虚拟图案插入，从而导致错误地通过虚拟图案和参考图层之间的相关性检查。

因此，需要对所述检测过程中版图结构进行改进创新，以解决上述QA检测中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了解决现有技术中存在的问题，提供了一种用于自动填充虚拟图案和参考图层相关性检查的版图结构，包括：

所有的参考图层，所述参考图层包括内部图层以及边界图层，其中所述内部图层包括所有的常规参考图层和所有的初始虚拟图案层，所述常规参考图层和所述初始虚拟图案层包围在所述边界图层之中；

其中，各内部图层窗口边长的关键尺寸为100-400um，相邻的所述内部图层之间的间距为100-400um，以使所述版图结构恰当兼容所有光罩图层的密度检查规则从而实现正确检验相关性；

自动填充虚拟图案，所述自动填充虚拟图案将会插入在所述版图结构中去检验相关性是否正确。

作为优选，位于所述边界图层边缘内侧的参考图层和所述边界图层之间的距离为100-400um。

作为优选，所述初始虚拟图案层位于所述边界图层中，用于检测初始手动设计虚拟图案（drawing dummy）和自动插入虚拟图案（auto-insert dummy）之间的关系。

作为优选，所述初始虚拟图案层的实现可以采用在各100-400um×100-400um图层窗口直接手动画的方法，也可以选取对应图层的自动填充虚拟图案来模拟代替实现。