[发明专利]用于在并行处理器上再因式分解方形矩阵的系统和方法

说明书

技术领域

本申请主要涉及并行处理器(也就是具有至少两个能够通过协作来执行并行处理的处理器的计算机)，尤其涉及的是用于在并行处理器上将方形矩阵因式分解(refactorizing)成下和上三角矩阵的系统和方法。

背景技术

如果可以有效地对图形处理器(GPU)之类的并行处理器进行编程，那么它们有可能会非常擅于处理数值算法，尤其是用于直接求解大型稀疏线性系统的算法。

稀疏线性系统是具有系数系数矩阵的线性方程系统。在计算力学、地球物理学、生物学、电路仿真的上下文以及计算科学和工程领域的其他众多的上下文中都会出现此类系统。

用于求解稀疏线性系统的最常见的通用直接的技术是将其系数矩阵分解成下三角矩阵L和上三角矩阵U的乘积，这种处理被称为“因式分解”。然后，通过使用常规的前向和反向替换技术，可以使用L和U三角矩阵来求解该线性系统，并且由此获取稀疏线性系统的解。

发明内容

这里的一个方面提供的是一种用于在并行处理器上再因式分解方形输入矩阵的系统。在一个实施例中，该系统包括：(1)矩阵生成器，其可操作为在下和上三角矩阵组合的归零稀疏模式中嵌入一个置换形式的输入矩阵，以便产生中间矩阵，其中所述下和上三角矩阵源于对在先矩阵的LU因式分解，所述在先矩阵与所述输入矩阵具有相同的稀疏模式，并且通过重排序处理而将填充和枢纽策略最小化，以及(2)与矩阵生成器关联的再因式分解器(refactorizer)，其可操作为使用并行线程来将用零填充的不完全LU因式分解(ILU0)应用于所述中间矩阵。

这里的另一个方面提供了一种在并行处理器上再因式分解方形矩阵的方法。在一个实施例中，该方法包括：(1)在下和上三角矩阵组合的归零稀疏模式中嵌入一个置换形式的输入矩阵，以及通过重排序来将作为输入矩阵的填充和枢纽策略最小化，从而产生中间矩阵，其中所述下和上三角矩阵源于对具有相同稀疏模式的在先矩阵的LU因式分解，以及(2)使用并行线程来将用零填充的不完全LU因式分解(ILU0)应用于所述中间矩阵。

这里的另一个方面提供了一种SIMD(单指令多数据)处理器。在一个实施例中，SIMD处理器包括：(1)可操作为处理并行线程的通道，(2)管线控制单元系统，其可操作为控制通道中的线程处理，以及(3)通过使用通道和管线控制单元来再因式分解方形输入矩阵的系统，该系统具有：(3a)矩阵生成器，其可操作为在下和上三角矩阵组合的归零稀疏模式中嵌入一个置换形式的输入矩阵，并且通过重排序来将作为输入矩阵的填充和枢纽策略最小化，从而产生中间矩阵，其中所述下和上三角矩阵源于对具有相同稀疏模式的在先矩阵所进行的LU因式分解，以及(3b)与矩阵生成器关联的再因式分解器(refactorizer)，其可操作为使用并行线程来将用零填充不完全LU因式分解(ILU0)的应用于所述中间矩阵。

附图说明

现在将结合附图来参考以下描述，其中：

图1是可操作为包含或者执行用于在并行处理器上将方形矩阵再因式分解成下和上三角矩阵的系统或方法的SIMD处理器的框图。

图2是用于在并行处理器上将方形矩阵再因式分解成下和上三角矩阵的系统的一个实施例的流程图。

图3是用于在并行处理器上将方形矩阵再因式分解成下和上三角矩阵的方法的一个实施例的框图。

具体实施方式

如上所述，用于求解稀疏线性系统的最常见的通用方法是将其系数矩阵分解因式分解成下和上三角矩阵L和U的乘积。在这里可以认识到，现有技术并不适合利用GPU之类的并行处理器的架构。

相应地，在这里引入了用于将方形矩阵再因式分解成下和上三角矩阵的系统和方法的不同实施例。通常，这里的不同实施例可用于加速用于求解如下形式的稀疏线性系统集合的应用：

Ai xi＝fi for i＝1,…,k,

其中系数矩阵Ai，右侧的fi，并且解xi。

这里的系统和方法的某些实施例是当(1)系数矩阵Ai的稀疏模式，(2)用于最小化填充的重排序处理以及(3)用在因数分解过程中的枢纽策略在所有线性系统中全都保持相同的时候适用的。在这种情况下，所产生的用于每个线性系统的下(Li)和上(Ui)三角因数的稀疏模式同样会保持相同。在使用众所周知的重点应用于集成电路的仿真程序(SPICE)来仿真集成电路的过程中，这些状况将会频繁出现。