[发明专利]移位寄存器单元及其驱动方法、移位寄存器和显示装置

说明书

技术领域

本发明涉及有机发光显示领域，尤其涉及一种移位寄存器单元及其驱动方法、移位寄存器和显示装置。

背景技术

在有源驱动显示（Active Matrix Display）中，各行的扫描线（scan line）和各列的扫描线（data line）交叉构成了一个有源矩阵。一般采用逐行扫描的方法，依次打开各行的门管，将数据线上的电压写入像素。在显示背板上集成行扫描驱动电路，具有窄边化、低成本的优势，已经在大多数LCD（Liquid Crystal Display，液晶显示器）/AMOLED（Active Matrix/Organic Light Emitting Diode，有源矩阵有机发光二极管）显示器件中采用。

目前制造显示器件背板的工艺有很多种，如a-Si（非晶硅），LTPS（Low Temperature Poly-silicon，低温多晶硅），Oxide（氧化物）TFT（Thin Film Transistor，薄膜场效应晶体管）等。a-Si工艺较成熟，成本低，但是a-Si TFT具有迁移率低和稳定性差的缺点。LTPS TFT速度快、稳定性好，但是均匀性差，成本高，还不适于大尺寸面板的制备。氧化物TFT迁移率较高，均匀性好，成本低，是未来最适合大尺寸面板显示的技术，但是氧化物TFT的I-V转移特性通常为耗尽型，即在氧化物TFT的栅源电压Vgs为零时，其仍然导通。如果氧化物GOA（Gate Driver on Array，阵列基板行驱动)继续沿用a-SiGOA的电路，则会出现TFT无法完全关闭，导致有多个输出的结果。

耗尽型TFT（薄膜晶体管）给显示器件背板集成移位寄存器带来很大难度。图1A是传统的移位寄存器的结构图，图1A中所有的晶体管都是n型薄膜晶体管。如图1A所示，传统的移位寄存器包括第一输出晶体管T1、第二输出晶体管T2、控制T1的第一控制模块11和控制T2的第二控制模块12，每一级的移位寄存器的输出端与下一级移位寄存器的输入端连接，并交替通过两个占空比为50％的时钟信号CLK1、CLK2所控制，所有的输入信号和控制信号摆幅为VGL～VGH，VGL为低电平，VGH为高电平。第一输出晶体管T1与时钟信号CLKB和输出端OUT(n)连接，起到传输高电平的作用；第二输出晶体管T2与输出低电平VGL的低电平输出端和输出端OUT(n)连接，起到传输低电平的作用。

如图1B所示，该移位寄存器的工作可以分三个阶段：

第一个阶段是预充电阶段，当前一级移位寄存器的输出端OUT(n-1)产生一个高电平脉冲时，控制PU点（与T1的栅极连接的节点，也即上拉节点）被充电至高电平VGH，同时控制PD点（与T2的栅极连接的节点，也即下拉节点）被放电至低电平VGL，此时T1导通，将CLKB的低电平传至输出端OUT(n)，而T2关断；

第二个阶段为求值阶段，在下一个时钟周期，PU点变为浮空状态，即与其相连的第一输出控制模块的晶体管都被关断，没有信号过来。CLKB从低电平变为高电平，随着输出电压的上升，PU点电压被连接在T1的栅极和输出端OUT(n)之间的电容自举到一个更高的电平，从而保证输出端OUT(n)的输出电压没有阈值损失，此时PD点保持为低电平，使T2关断，防止输出端OUT(n)输出的高电平通过T2漏电；

第三个阶段为复位阶段，即再下一个时钟周期，CLKB变为低电平，CLK变为高电平，PU点被放电至低电平，PD点被重新充电至高电平，这时T1关断，T2导通，输出端OUT(n)的输出电压通过T2保持低电平。

由图1B可知，PU点和PD点形成互反的关系，避免T1和T2同时导通造成输出异常。

然而如果图1A中的T1和T2为耗尽型晶体管，输出则会产生较大的失真。首先，在求值阶段，PU点电压为高电平使T1管导通，PD点电压虽然被放电至低电平VGL，但是由于T2的耗尽型特性，T2的Vgs虽然为0但仍不能正常关断，产生漏电流，即T1和T2同时导通，则输出端OUT(n)输出的高电平取决于T1和T2的电阻分压，通常会比正常所需高电平低很多，进而会影响下一级移位寄存器的正常工作，可能造成后级失效。其次，在复位阶段，PU点电压为低电平，PD点电压为高电平，输出端OUT(n)的输出电压为低电平，同时由于T1为耗尽型晶体管，T1始终导通，如果CLKB变为高电平，则输出端OUT(n)的输出电压会产生高电平脉冲，其电位取决于T1和T2的电阻分压。输出端OUT(n)的输出电压的正常波形如图1C中实线所示，输出端OUT(n)的输出电压的失真后的波形如图1C中虚线所示。