[发明专利]固定频率时钟源的时钟频率调制的方法在审
申请号: | 201310752915.3 | 申请日: | 2013-12-31 |
公开(公告)号: | CN103970181A | 公开(公告)日: | 2014-08-06 |
发明(设计)人: | 汤姆·J·韦伯 | 申请(专利权)人: | 辉达公司 |
主分类号: | G06F1/04 | 分类号: | G06F1/04 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;谢栒 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 固定 频率 时钟 调制 方法 | ||
1.一种输出时钟发生器,用于调制输入时钟信号以满足配置为接收所述输出时钟发生器的输出时钟信号的电子部件的操作参数,其中所述输出时钟发生器经配置用于包括在经调制时钟设备中,所述输出时钟发生器包括:
输出相位多路复用器,其配置为从时钟源接收所述输入时钟信号;以及
延迟设备的序列,其耦连到所述输出相位多路复用器并配置为生成所述输入时钟信号的一个或多个经延迟相位以及发送所述输入时钟信号的所述一个或多个经延迟相位到所述输出相位多路复用器,
其中,所述输出相位多路复用器进一步配置为从所述输入时钟信号和所述输入时钟信号的所述一个或多个经延迟相位当中选择所述输入时钟信号的适当相位,以及基于所述输入时钟信号的所述适当相位生成所述输出时钟信号。
2.根据权利要求1所述的输出时钟发生器,其中所述时钟源包括电子电路,所述电子电路包括锁相环。
3.根据权利要求1所述的输出时钟发生器,其中所述延迟设备的序列中的每个延迟设备配置为接收时钟信号以及提供相对于所接收的时钟信号被延迟相位的经延迟时钟信号。
4.根据权利要求1所述的输出时钟发生器,进一步包括布置在所述延迟设备的序列中的每个延迟设备之后的抽头点,其中每个抽头点包括在所述延迟设备的序列中的不同延迟设备和所述输出相位多路复用器之间共享的节点。
5.根据权利要求1所述的输出时钟发生器,其中所述延迟设备的序列串行地排列。
6.根据权利要求1所述的输出时钟发生器,其中所述延迟设备的序列至少部分地并行排列。
7.根据权利要求1所述的输出时钟发生器,其中所述输出相位多路复用器进一步配置为接收输出相位的选择,所述输出相位复用器传递所述输出时钟信号时所处的相位基于所述输出相位的选择。
8.根据权利要求1所述的输出时钟发生器,其中所述输出相位多路复用器进一步配置为传递所述输出时钟信号到部件,所述部件要求与所述输入时钟信号的频率不同的时钟频率。
9.根据权利要求1所述的输出时钟发生器,其中所述输出时钟发生器不包括锁相环,并且所述输出时钟信号具有与所述输入时钟信号的频率不同的频率。
10.一种计算设备,包括:
一个或多个电子部件;以及
经调制时钟系统,其配置为通过使用一个或多个经调制时钟设备将一个或多个输出时钟信号传递到所述一个或多个电子部件,其中至少一个经调制时钟设备包括输出时钟发生器,该输出时钟发生器具有:
输出相位多路复用器,其配置为从时钟源接收输入时钟信号,以及
延迟设备的序列,其耦连到所述输出相位多路复用器并配置为生成所
述输入时钟信号中的一个或多个经延迟相位以及发送所述输入时钟
信号中的所述一个或多个经延迟相位到所述输出相位多路复用器,
其中,所述输出相位多路复用器进一步配置为从所述输入时钟信号和所述输入时钟信号的所述一个或多个经延迟相位当中选择所述输入时钟信号的适当相位,以及基于所述输入时钟信号的所述适当相位生成输出时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辉达公司,未经辉达公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310752915.3/1.html,转载请声明来源钻瓜专利网。