[发明专利]固定频率时钟源的时钟频率调制的方法

说明书

技术领域

本发明总地涉及集成电路，并且更具体地，涉及用于固定频率时钟源的时钟频率调制的方法。

背景技术

计算机的时钟信号是特定类型的信号，其在高态与低态之间振荡并且像节拍器一样用来协调计算机内的各电路的动作。计算机内的时钟发生器生成时钟信号。尽管存在更复杂的排列，但是常见的时钟信号以具有50%占空比（即设备在活动状态中花费作为考虑的总时间的分数的时间的百分比）的形式，通常以固定的恒定频率。使用用于同步的时钟信号的电路可以在时钟周期的上升沿、下降沿时变得活动，或者在双倍数据速率的情况下，在上升沿和下降沿二者时变得活动。

在操作中，计算机内的设备诸如处理单元可能要求与也要求时钟信号的计算机内的其他设备稍微不同的时钟频率。满足不同时钟信号需求的一个方法是为要求时钟的每个设备（例如每个处理单元或其他设备）提供专用时钟。例如，集成电路可配置有用于要求不同时钟频率的每个设备的不同锁相环（PLL），即使用于设备的所要求频率仅是稍有不同。例如，如果用于一个处理单元的所要求时钟频率是100.0MHz，而用于另一个处理单元的所要求时钟频率稍微不同地在100.5MHz处，那么这两个处理单元典型地要求分开的PLL。那样，每个设备可以以用于该设备的所要求频率操作。不幸的是，具有大量专用时钟（例如PLL）常常在半导体电路上占据相对大量的空间。因此，这类方法典型地不令人满意。

如前述所示，本领域需要的是提供时钟信号到计算机内的不同设备的更优化的方法。

发明内容

本技术的一个实现方案包括用于调制时钟源的输入时钟信号的方法。方法包括从时钟源接收输入时钟信号，将数字延迟设备的序列应用到输入时钟信号以生成输入时钟信号的一个或多个经延迟相位，将输入时钟信号和数据时钟信号的一个或多个经延迟相位发送到输出相位多路复用器，从输入时钟信号和输入时钟信号的一个或多个经延迟相位当中选择输入时钟信号的适当相位，以及基于输入时钟信号的适当相位生成输出时钟信号。

有利地，本技术的经调制时钟系统可以生成稍快于或稍慢于现存源时钟的输出时钟信号，并且这样做不需要用于要求不同时钟频率的每个设备的额外的锁相环（PLL）。

附图说明

因此，可以详细地理解本发明的上述特征，并且可以参考实现方案得到对如上面所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实现方案，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实现方案。

图1是示出了配置为实现本发明的一个或多个方面的计算机系统的框图；

图2是根据本发明的一个实施例的、示出并行处理子系统的框图。

图3是包括常规时钟系统的计算机系统的框图。

图4是根据本发明的一个实施例的、包括经调制时钟系统401的计算机系统的框图。

图5是根据本发明的一个实施例的、图4的经调制时钟设备的一部分的框图。

图6是根据本发明的一个实施例的、示出由输出时钟发生器所实行的时钟频率调制的示范性运算过程的图。

图7是根据本发明的一个实施例的、图4的经调制时钟设备的一部分的另一个框图。

图8是根据本发明的一个实施例的、图4的经调制时钟设备的更详细的框图。

图9是根据本发明的一个实施例的、用于生成输出时钟信号的方法步骤的流程图。

图10是根据本发明的一个实施例的、用于更新输出时钟信号的相位的方法步骤的流程图。

图11是根据本发明的一个实施例的、用于自动校准经调制时钟设备的方法步骤的流程图。

具体实施方式

在下面的描述中，将阐述大量的具体细节以提供对本发明更透彻的理解。然而，本领域的技术人员应该清楚，本发明可以在没有一个或多个这些具体细节的情况下得以实践。在其他实例中，未描述公知特征以避免对本发明造成混淆。

系统概述