[发明专利]引线框架、QFN封装体、及形成QFN封装体的方法

说明书

技术领域

本发明大体上涉及芯片封装，更具体地，涉及方形扁平无引脚(Quad Flat No-lead，QFN)结构的封装。

背景技术

QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露的焊盘，具有导热的作用，在大焊盘的封装外围有实现电气连接的导电焊盘。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以，它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热的通道，用于释放封装内的热量。通常，将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量

发明内容

本发明的一个主要目的在于提供一种新的引线框架方案，以进一步改善性能。

一个实施例公开了一种适于QFN封装的引线框架，其包括第一芯片座和相邻的第二芯片座、第一引脚阵列和第二引脚阵列。第一引脚阵列位于第一芯片座朝向第二芯片座的一侧，配置为连接位于第一芯片座的电路。第二引脚阵列位于所述芯片座朝向第一芯片座的一侧，配置为连接位于第二芯片座的电路。第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在第一引脚阵列和第二引脚阵列的曝露表面具有凹槽，该凹槽在去除连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。

在一个实施例中，引线框架还包括位于所述第一引脚阵列和第二引脚阵列的端部的减薄突起。

在另一个实施例中，引线框架中的连筋在引脚之间的桥接部分减薄。

在再一个实施例中，引线框架的引脚阵列上凹槽可经由贴膜封闭。

在又一个实施例中，引线框架的引脚阵列上凹槽的保留部分在引脚宽度方向上的最大宽度大于在引脚端部的开口宽度。

一个实施例公开了一种QFN封装体，其包括：芯片座；引脚阵列，位于该芯片座的周围；芯片，固定于所述芯片座上，并且通过金属导线与所述引脚阵列电性连接；胶体，其覆盖所述芯片和金属导线，且至少部分地覆盖所述芯片座和引脚阵列；其中，所述引脚阵列中至少一引脚上具有在外边缘开口的凹槽，该凹槽的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。

一个实施例中，QFN封装体的引脚上的凹槽在引脚宽度方向上的最大宽度大于在引脚外边缘的开口宽度。

一个实施例公开了一种形成QFN封装体的方法，该方法包括：形成引线框架。该引线框架包括：第一芯片座和相邻的第二芯片座；第一引脚阵列，其位于所述第一芯片座朝向所述第二芯片座的一侧，配置为连接位于所述第一芯片座的电路；第二引脚阵列，其位于所述第二芯片座朝向所述第一芯片座的一侧，配置为连接位于所述第二芯片座的电路；其中，所述第一引脚阵列和第二引脚阵列通过连筋连接在一起。该方法还包括：在所述第一引脚阵列和第二引脚阵列的曝露表面形成凹槽，该凹槽在去除所述连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1／3～2／3的范围之内，开口宽度在引脚宽度的1／4～2／3的范围之内，在引脚长度方向上延伸至1／6～1／2的范围之内。

在一个实施例中，形成QFN封装体的方法，还包括步骤：在所述引线框架的曝露表面加膜；灌胶封装；切单去除所述连筋以形成QFN封装体。

在另一个实施例中，形成QFN封装体的方法中的加膜步骤将所述凹槽封闭以与外界隔离，避免在灌胶封装过程中被污染。

在又一个实施例中，形成QFN封装体的方法还包括：引脚之间的桥接部分减薄连筋。

附图说明

结合附图，以下关于本发明的优选实施例的详细说明将更易于理解。本发明以举例的方式予以说明，并非受限于附图，附图中类似的附图标记指示相似的元件。

图1示出了适于QFN封装的引线框架的一个实施例的平面布局；

图2A示出了适于QFN封装的引线框架的一个实施例的局部立体视图；

图2B示出了图2A中的局部在去除连筋后的立体视图；

图3示出了形成QFN封装体的一个实施例的方法流程图；

图4示出了适于QFN封装的引线框架的一个实施例的局部平面布局；

图5示出了适于QFN封装的引线框架的另一个实施例的局部平面布局；