[发明专利]一种感光单元、显示面板的阵列基板及其制作方法

权利要求书

1.一种感光单元，其特征在于，配置于显示面板的阵列基板上，包括：

第一导电型掺杂区，

第二导电型掺杂区，

设置在所述第一导电型掺杂区与第二导电型掺杂区之间的本征区，其中所述第一导电型掺杂区掺杂离子与第二导电型掺杂区掺杂离子电性相反；

以及与所述第一导电型掺杂区和第二导电型掺杂区分别电性连接的第一感测电极和第二感测电极。

2.如权利要求1所述的感光单元，其特征在于，所述第一导电型掺杂区、第二导电型掺杂区和本征区纵向设置。

3.如权利要求1或2所述的感光单元，其特征在于，所述第一导电型掺杂区和第二导电型掺杂区为P型或者N型离子掺杂的非晶硅，所述本征区为非晶硅层。

4.如权利要求1或2所述的感光单元，其特征在于，所述第一导电型掺杂区和第二导电型掺杂区为P型或者N型离子掺杂的微晶硅，所述本征区为微晶硅层。

5.如权利要求1或2所述的感光单元，其特征在于，所述第一导电型掺杂区和第二导电型掺杂区为P型或者N型离子掺杂的微晶硅，所述本征区为非晶硅层。

6.一种显示面板的阵列基板，其特征在于，所述阵列基板上设置有如权利要求1～5任意一项所述的感光单元。

7.一种显示面板的阵列基板的制作方法，其包括以下步骤：

提供一基板，该基板包括至少一显示区和一感光区；

形成一第一图案化半导体层于基板上，该第一图案化半导体层包括位于显示区内的第一储存电极和半导体区块，并对第一储存电极和半导体区块进行离子掺杂，以在半导体区块内形成源极掺杂区和漏极掺杂区，在源极掺杂区与漏极掺杂区之间形成通道区；

形成一栅极绝缘层于基板上，以覆盖第一图案化半导体层；

形成一第一图案化金属层于栅极绝缘层上，该第一图案化金属层包括对应于通道区的栅极区和对应于第一储存电极的第二储存电极；

形成一层间介电层于栅极绝缘层上，以覆盖第一图案化金属层；

形成多个介电层窗口于层间介电层和栅极绝缘层中，以暴露显示区中源极掺杂区和漏极掺杂区，以及第一图案化金属层；

形成一第二图案化金属层于层间介电层上，并填入介电层窗口中，且该第二图案化金属层包括位于显示区内的金属线和位于感光区内的第一感测电极；

形成一第二图案化半导体层于第一感测电极上，并对第二图案化半导体层进行离子掺杂，作为第一导电型掺杂区；

形成一第三图案化半导体层于第一导电型掺杂区上，作为本征区；

形成一第四图案化半导体层于本征区上，并对第四图案化半导体层进行离子掺杂，作为第二导电型掺杂区，其中第二导电型掺杂区掺杂离子与第一导电型掺杂区掺杂离子电性相反；

形成隔离保护层于层间介电层上，以覆盖第二图案化金属层和第四图案化半导体层；

形成多个保护层窗口和开口于隔离保护层中，其中保护层窗口用于暴露显示区的金属线，开口用于暴露感光区的第二导电型掺杂区；

形成一图案化透明导电层在隔离保护层上，并填入保护层窗口和开口中，其中图案化透明导电层包括通过保护层窗口电性连接金属线的像素电极，以及通过开口电性连接第二导电型掺杂区的第二感测电极。

8.如权利要求7所述的制作方法，其特征在于：

所述离子掺杂是P型离子掺杂或者N型离子掺杂。

9.如权利要求7或8所述的制作方法，其特征在于：

所述第二图案化半导体层、第三图案化半导体层和第四图案化半导体层均为非晶硅层。

10.如权利要求7或8所述的制作方法，其特征在于：

所述第二图案化半导体层、第三图案化半导体层和第四图案化半导体层均为微晶硅层。

11.如权利要求7或8所述的制作方法，其特征在于：

所述第二图案化半导体层和第四图案化半导体层均为微晶硅层，所述第三图案化半导体层为非晶硅层。